歪み半導体デバイス用のゲルマニウム含有量が漸次変化した高ゲルマニウム化合物膜
ゲルマニウム含有量が漸次変化した高ゲルマニウム化合物領域を供する装置及び方法に係る実施例が全体として記載されている。他の実施例も記載及びクレームされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の技術分野は概して、半導体集積回路製造の分野に関し、より詳細には、それに限定されるという訳ではないが、ゲルマニウム(Ge)含有量が漸次変化した化合物層を有するプレーナ及び3次元相補型金属−酸化物−半導体(CMOS)デバイスに関する。
【背景技術】
【０００２】
従来の金属−酸化物−半導体(MOS)電界効果型トランジスタでは、ソース、チャネル、及びドレイン構造は、同一面内において互いに隣接するように構成されている。典型的には、ゲート誘電体はチャネル領域上に形成され、かつゲート電極は前記ゲート誘電体上に堆積される。前記トランジスタは、電圧を前記ゲート電極に印加することによって制御される。そのように制御されることで、ソースとドレインとの間のチャネルに電流を流すことが可能となる。
【０００３】
プレーナMOSトランジスタを構築する代替方法が適用されることで、プレーナ設計のスケールダウンにとっての物理的な障壁の一部が緩和される。代替方法は、3次元MOSトランジスタの構築を含む。そのような3次元MOSトランジスタは、たとえばデュアルゲート電界効果型トランジスタ(FinFET)又はトライゲート電界効果型トランジスタのような、従来のプレーナMOSトランジスタにとって替わるものとしてマルチゲートトランジスタの形態をとる。
【０００４】
3次元トランジスタ設計−たとえばFinFET及びトライゲート電界効果型トランジスタ−では、ゲート用に垂直又は角度のつけられた面を利用することによって、半導体チップ上の同数のトランジスタを、従来よりも密に納めることが可能となる。トライゲート電界効果型トランジスタは、本体の3つの露出した表面上に設けられた3つの実質的に長さの等しいゲートを有する。他方FinFETは、細い本体すなわちフィンの側面に沿って設けられた2つの等しい長さのゲートを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の技術分野は概して、半導体集積回路製造の分野に関し、より詳細には、それに限定されるという訳ではないが、Ge含有量が漸次変化した化合物層を有するプレーナ及び3次元相補型金属−酸化物−半導体(CMOS)デバイスに関する。
【課題を解決するための手段】
【０００６】
添付図面と共に以降の本発明の詳細な説明を参照することによって本発明が理解されることで、本発明の上記態様及び多くの付随する利点はすぐに理解される。
【図面の簡単な説明】
【０００７】
【図１】基板上のゲート電極を表すプレーナMOSデバイスの断面図である。
【図２】ゲート電極の側面に形成されたスペーサを有する図1のデバイスを図示している。
【図３】基板の一部をエッチングしてソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図2のデバイスを図示している。
【図４】ウエットエッチングによってソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図3のデバイスを図示している。
【図５】ソース/ドレイン及びソース/ドレイン拡張領域を形成した後における図4のデバイスを図示している。
【図６】マルチゲート本体上に誘電層を有するマルチゲートデバイスを図示している。
【図７】誘電層上に仕事関数金属層を堆積した後における図6のデバイスを図示している。
【図８】仕事関数金属層上に保護マスクを形成した後における図7のデバイスを図示している。
【図９】仕事関数金属層に異方性エッチングを行うことによりゲート電極を形成した後における図8のデバイスを図示している。
【図１０】ゲート電極上にゲート分離スペーサを形成した後における図9のデバイスを図示している。
【図１１】チャネル領域を供するために本体の一部を除去した後における図10のデバイスを図示している。
【図１２】エピタキシャルソース/ドレイン領域を形成した後における図11のデバイスを図示している。
【図１３】Ge含有量が漸次変化した高Ge化合物膜を有する中央処理演算装置を有するシステムを図示している。
【図１４】基板上のGe含有量が漸次変化した高Ge含有SiGe領域を図示している。
【図１５】Ge含有量が漸次変化した高Ge含有SiGe領域を有する歪み半導体デバイスを形成するのに用いられる製造プロセスの一実施例を表すフローチャートである。
【発明を実施するための形態】
【０００８】
図中、同様の参照番号は同様の部品を表す。
【０００９】
様々な動作が、本発明を理解する上で最も助けになるように、複数の独立した動作として記載される。しかし記載順序は、これらの動作が必ずしも順序に依存していることを意味していると解されてはならない。特にこれらの動作は、提示順に実行される必要はない。記載された動作は、記載された実施例とは異なる順序で実行されて良い。様々な追加的動作が実行されて良いし、かつ/あるいは記載された動作は別な実施例では省略されても良い。
【００１０】
プレーナ及びマルチゲートMOSトランジスタの性能は、Ge含有量が漸次変化した高Ge含有化合物−たとえばトランジスタのソース及びドレイン領域におけるSiGe混晶−を提供することによって改善することができる。所望の結晶構造を有するSiGe材料からなり、Ge含有量が漸次変化した高Ge含有領域を所望の成長速度で選択的に形成する方法を供することは、半導体デバイス製造の分野における進歩である。層の厚さ及びGe濃度のウエハ内での均一性が改善された、Ge含有量が漸次変化した高Ge含有領域を選択的に形成することは、半導体デバイス製造の分野におけるさらなる進歩である。さらに、製造環境における費用対効果の良い成長速度でGe含有量が漸次変化した高Ge含有領域を成長させることは、当技術分野における進歩である。一例として、pMOSデバイスのソース/ドレイン領域内でGe含有量が漸次変化した遷移層を含む歪み高Ge化合物膜を用いることは、接触抵抗の減少及び歪んだ構成に起因する移動度の改善という複合的効果を供することができる。より具体的には、Ge濃度の理論的限界（付近）で十分に歪んだ、Ge含有量が漸次変化した遷移層を供することは、当技術分野における進歩である。これらの利点は、後述する装置及び方法から実現することが可能である。
【００１１】
ここで図1を参照すると、図1は、基板110上のゲート積層体150を表すプレーナMOSデバイス100の断面図である。基板110は、シリコン・オン・インシュレータ下部構造を任意で含むバルクシリコンを有して良い。あるいはその代わりに基板110は、たとえばGe、InSb、PbTe、InAs、InP、GaAs、又はGaSbのような他の材料を有しても良い。前記他の材料はシリコンと併用されても良いし、併用されなくても良い。本明細書においては基板110を形成することのできる材料として数例しか記載していないが、半導体デバイスを上に構築することのできる基礎としての役割を果たしうる材料であれば、如何なる材料も本発明の技術的範囲に属する。
【００１２】
本明細書に記載された実施例では、ゲート積層体150は、ゲート誘電層120及び犠牲ゲート電極130を有して良い。他の実施例では、ゲート積層体150は、SiO2ゲート誘電層及び多結晶シリコンゲート電極を有して良い。ゲート誘電層120は、たとえばSiO2又はhigh-k誘電材料から形成されて良い。利用可能なhigh-k誘電材料の例には、ハフニウム酸化物、ハフニウムシリコン酸化物、ランタン酸化物、ランタンアルミニウム酸化物、ジルコニウム酸化物、ジルコニウムシリコン酸化物、タンタル酸化物、チタン酸化物、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、イットリウム酸化物、アルミニウム酸化物、タンタル酸鉛スカンジウム、及びPZTが含まれて良いが、これらに限定されるわけではない。一部の実施例では、ゲート誘電層120は約5Å〜約50Åの厚さであって良い。他の実施例では、たとえばhigh-k材料の品質を改善するためのアニーリング処理のような追加の処理がゲート誘電層120上で実行されて良い。
【００１３】
ゲート積層体150はまたゲートハードマスク層140をも有して良い。ゲートハードマスク層140は、処理中でのある利点又は用途−たとえば後続のイオン注入処理からのゲート電極130の保護−を供する。本発明の実施例では、このハードマスク層140は、たとえば従来の誘電材料のようなハードマスクとして従来用いられてきた材料を用いて形成されて良い。ゲート積層体が形成された後、図2に図示されているように、基板110のドーピング部分210をゲート積層体150に隣接して形成するのにイオン注入法が実行される。
【００１４】
図2は、基板110内にドーピング部210を形成して、ゲート電極150の側面にスペーサ220を形成した後における図1のデバイスの例である。適切なエッチャントに曝露されたとき、ドーピング部210は、周囲の基板材料のエッチング速度よりも速い速度でエッチングされる。ドーピング部210の一は、形成されているMOSトランジスタのソース領域−自己整合したエピタキシャルソース拡張部を含む−の一部として機能する。他のドーピング部210は、MOSトランジスタのドレイン領域−自己整合したエピタキシャルドレイン拡張部を含む−の一部として機能する。図示された実施例では、ドーピング部の領域は、ゲート誘電層120の下に位置する。本発明の様々な実施例では、ドーピング部210のサイズ−深さも含まれる−は、形成されているMOSトランジスタの要求に基づいて変化して良い。
【００１５】
スペーサ220は、従来の材料−シリコン酸化物又はシリコン窒化物を含むがこれらに限定されるわけではない−を用いて形成されて良い。本発明の実施例によると、スペーサ220の幅は、エピタキシャルソース及びドレイン拡張部の形成によって課される設計の制約には服さない。
【００１６】
スペーサ220が基板110上に形成された後、ドーピング部210と基板の一部をエッチングすることで、ソース/ドレイン領域及びソース/ドレイン拡張部の形成が可能な空孔を形成するドライエッチングが行われて良い。エッチングによって形成された空孔はゲート積層体150に隣接する。エッチングによって形成された空孔は、ドーピング領域よりも深い50nm〜1500nmの範囲の深さまで形成される。従ってエッチング処理は、ドーピング領域210の下に位置する最小量の基板材料を除去する。
【００１７】
ドライエッチング処理は、イオン注入処理で用いられるドーパントを補完するエッチャントレシピを用いることで、ドーピング領域のエッチング速度を増大させる。これにより、ドーピング領域のエッチング速度の除去を、基板の他の領域よりも速く行うエッチング処理が可能となる。そのようなものとして、エッチング速度が適切に増大することで、エッチング処理は、空孔のエッチングが完了するまでの時間で、ドーピング部210から実質的に全ての材料を除去することができる。これには、スペーサ及びゲート誘電層をアンダーカットすることで、トランジスタの自己整合拡張構造を画定するドーピング領域の一部が含まれる。ドーピング部210のエッチング速度が増大することで、エッチングにより形成されたソース及びドレイン拡張部の空孔は、スペーサ及びゲート誘電層をアンダーカットすることが可能となる。
【００１８】
本発明の実施例によると、ドライエッチング処理が、プラズマ反応装置内で生じる塩素が付加された化学物質を用いても良い。一の実施例では、エッチャントレシピは、NF3及びCl2と、バッファ又はキャリアガスとして用いられるアルゴン又はヘリウムとから構成されて良い。活性エッチャント種の流速は50〜200標準状態でのcm3/分(sccm)で変化して良い一方で、キャリアガスの流速は150〜400sccmで変化して良い。高エネルギープラズマは、100W未満の低RFバイアスで700W〜1000Wの範囲であって良い。反応装置の圧力は約1パスカル(Pa)〜約2Paの範囲であって良い。
【００１９】
他の実施例では、エッチャント化学物質はHBrとCl2から構成されて良い。エッチャント種の流速は40〜100sccmで変化して良い。高エネルギープラズマが、100W未満の低RFバイアスで600W〜1000Wの範囲の出力で用いられて良い。反応装置の圧力は約0.3Pa〜約0.8Paの範囲であって良い。他の実施例では、エッチャント化学物質はSF6とCl2から構成されて良い。SF6の流速は3〜10sccmで変化して良い。Cl2の流速は20〜60sccmで変化して良い。高いエネルギープラズマが、RFバイアスなし又は50W未満で約400W〜900Wの範囲の出力で用いられて良い。この実施例では、SF6の流速と反応装置の圧力は、除去速度を減少し、かつ制御が最大となるように低く保たれて良い。たとえば反応装置の圧力は約0.1Pa〜約0.5Paの範囲であって良い。さらに他の実施例では、エッチャント化学物質はArとCl2から構成されて良い。ここでエッチャント種の流速は40〜80sccmで変化して良い。中程度のエネルギーのプラズマが、約400W〜900Wの高RFバイアスで約400W〜900Wの範囲の出力で用いられて良い。反応装置の圧力は約1Pa〜約2Paの範囲であって良い。
【００２０】
図3は基板110の一部をエッチングしてソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図2のデバイスの図である。図示されているように、ソース領域の空孔310及びドレイン領域の空孔320が形成される。さらにソース拡張部の空孔330及びドレイン拡張部の空孔340が、ドーピング部210のエッチングによって形成された。ドーピング部210のエッチング速度を増大させるドーパントとエッチャント種を用いるため、スペーサ220の厚さが、ソース拡張部の空孔330及びドレイン拡張部の空孔340へ与える影響は最小限である。
【００２１】
ドライエッチング処理の完了後、ソース領域の空孔310、ソース拡張部の空孔330、ドレイン領域の空孔320、及びドレイン拡張部の空孔340の洗浄及びさらなるエッチングのため、ウエットエッチング処理が適用されて良い。シリコン及び酸化物材料の洗浄用として当業者に知られた従来のウエットエッチングの化学物質が用いられて良い。たとえば、シリコンをその結晶面に沿って除去することのできるウエットエッチングの化学物質が用いられて良い。
【００２２】
ウエットエッチングは少なくとも2つの機能を供する。第1に、ウエットエッチングは、たとえば炭素、フッ素、クロロフルオロカーボンのような不純物及びシリコン酸化物のような酸化物を除去して、後続の処理が実行可能となるような清浄表面を供することである。第2に、
ウエットエッチングは、<111>及び<001>結晶面に沿って基板の薄い一部を除去することで、高品質のエピタキシャル堆積が実現可能となる滑らかな表面を供することである。エッチングによって除去される前記の薄い一部は最大で5nmの厚さであり、かつ残留不純物をも除去することができる。図4に図示されているように、ウエットエッチングは、ソース領域の空孔310、ソース拡張部の空孔330、ドレイン領域の空孔320、及びドレイン拡張部の空孔340の端部を、<111>及び<001>結晶面に沿わせる。また
ソース拡張部の空孔330及びドレイン拡張部の空孔340は、従来の処理で起こる黒点のついたプロファイルを有しないことにも留意して欲しい。
【００２３】
エッチング処理後、ソース及びドレイン拡張部を含むソース及びドレイン領域の空孔が、選択的エピタキシャル堆積法を用いることによって、たとえばSiGe混晶のような化合物膜で充填されて良い。エピタキシャル堆積法は、一の処理で、ソース及びドレイン領域並びにソース及びドレイン拡張部を形成するのに用いられる。一部の実施例では、シリコン混晶はその場ドーピングされたSiGeであって良い。その場ドーピングされたSiGeにはB及び/又はPのうちの1つ以上がドーピングされて良い。
【００２４】
複数の実施例では、ソース及びドレイン領域の空孔内に堆積されたSiGe混晶材料は、基板110を形成するのに用いられる（複数の）材料の格子間隔とは異なる格子間隔を有する。格子間隔の差異は、ソース拡張部の空孔330及びドレイン拡張部の空孔340内に高Ge化合物混晶を堆積することによって強められたMOSトランジスタ内の引っぱり応力又は圧縮応力を誘起する。
【００２５】
本発明の実施例では、pMOSトランジスタでは、ソース領域の空孔310及びドレイン領域の空孔320が、Ge含有量が漸次変化するGeSi混晶によって充填されて良い。Ge含有量が漸次変化するGeSi混晶とはたとえば、図15で後述する実施例のような1つ以上の方法による、Ge含有量が漸次変化する高Ge含有SiGe領域である。Ge含有量が漸次変化するGeSi混晶は、Ge濃度が約10原子%〜約50原子%の範囲で漸次変化する状態でエピタキシャル堆積されて良い。他の実施例では、Ge含有量が漸次変化するGeSi混晶はさらに、その場でホウ素(B)によってドーピングされて良い。B濃度は2×1019/cm3〜7×1020/cm3の範囲であって良い。この実施例では、Ge含有量が漸次変化するGeSi混晶は40Å〜1500Åの範囲であって良い。
【００２６】
図5は図4のデバイスを図示している。図5では、ソース領域の空孔310が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400−図14でさらに説明する−で充填されることで、ソース領域510が形成され、かつ、ドレイン領域の空孔320が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400−図14でさらに説明する−で充填されることで、ドレイン領域520が形成された。拡張部が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400によって充填されることで、エピタキシャルソース拡張部530及びエピタキシャルドレイン拡張部540が形成される。
【００２７】
図5に図示されているように、注入法及び拡散法によって形成され、かつチップ領域とチャネル領域との間に明確な境界を有していない従来のソース及びドレインチップ領域とは異なり、本発明の自己整合したエピタキシャルソース及びドレイン拡張部は急峻な境界を有する。その結果、エピタキシャルソース/ドレイン拡張部とチャネル領域との間の界面は明確である。界面の一方ではエピタキシャル堆積されたドーピングされたSi材料が存在し、界面の他方では基板材料がチャネル領域を形成する。エピタキシャルソース/ドレイン拡張部内のドーパントは実質的又は完全にその拡張部内部に残り、チャネル領域へ拡散しようとしない。その結果、従来の方法と比較して、エピタキシャルソース及びドレイン拡張部が、高濃度ドーピングされたSi材料をチャネル領域へ非常に接近させることが可能となる。当業者には明らかなように、このことにより、チャネル領域を短くする必要なく、ゲート長を縮小することが可能となる。
【００２８】
エピタキシャルソース及びドレイン拡張部をチャネル領域へ相対的に接近させるように形成することで、チャネルに大きな静水応力が加えられる。この応力は、チャネル内部での歪みを増大させることで、チャネル内での移動度と駆動電流を増大させる。この応力はさらに、エピタキシャルソース及びドレイン拡張のドーピングを増大させることによって増幅されて良い。エピタキシャルソース及びドレイン拡張のドーピングは、Ge含有量が漸次変化するGeSi混晶のエピタキシャル堆積中に容易に制御される。
【００２９】
当業者には明らかなように、プレーナMOSデバイス100は、デバイスの改質及び/又は必要な電気的接続の提供をさらに行うことのできるさらなるMOS処理を受けて良い。さらなるMOS処理とはたとえば、ゲート酸化物の設置処理、金属ゲートの設置処理、アニーリング、サリサイデーション(salicidation)処理である。たとえば、ソース/ドレイン領域及びソース/ドレイン拡張部のエピタキシャル堆積後、層間絶縁体(ILD)が、デバイス全体にわたって堆積され、かつ平坦化されて良い。ILDは、集積回路構造用の誘電層−たとえばlow-k誘電材料−に用いられる既知の材料を用いて形成されて良い。そのような誘電材料には、二酸化シリコン(SiO2)や炭素ドープ酸化物(CDO)のような酸化物、シリコン窒化物、たとえばペルフルオロシクロブタン又はポリテトラフルオロエチレンのような有機ポリマー、フルオロシリケートガラス(FSG)、及びたとえばシルセスキオキサン、シロキサン、又はオルガノシリケートガラスのようなオルガノシリケートが含まれるが、これらに限定されるわけではない。誘電層は、誘電率をさらに減少させる孔又は他の穴を有して良い。図5は、プレーナMOSデバイス100全体にわたって堆積されたILD層550を図示している。
【００３０】
本発明は、Ge含有量が漸次変化する高Ge含有SiGe領域を有するプレーナMOSデバイスの形成に限定されない。たとえば3次元構造を有するデバイス−たとえばトライゲートデバイス−が上述の処理による利益を享受しても良い。図6-12は、本発明の実施例による非プレーナデバイスにおける自己誘導ソース/ドレイン領域の形成を表す図を供する。
【００３１】
図6は、マルチゲート本体620上にマルチゲート誘電層610を堆積した後におけるマルチゲートデバイス600を図示している。図6のマルチゲートトランジスタは、3つの実質的に等しい長さのゲートを有するトライゲートトランジスタである。（図示されていないが）他の実施例では、マルチゲートトランジスタは、2つのゲートを有するデュアルゲート電界効果型トランジスタ(FinFET)である。マルチゲート誘電層610はシリコン酸化物又はhigh-k材料のうちの少なくとも1つを有して良い。high-k材料は、ランタン酸化物、ハフニウム酸化物、ジルコニウム酸化物、PZT、チタン酸バリウム、チタン酸ストロンチウム、又はアルミニウム酸化物のうちの少なくとも1つを有する。マルチゲート誘電層610は、当業者に知られている方法を用いることによって、マルチゲート本体620上にコンフォーマル層として堆積される。当業者に知られている方法とはたとえば、プラズマ化学気相成長法(PECVD)、高密度化学気相成長法(HDCVD)、有機金属化学気相成長法(MOCVD)、原子層堆積法(ALD)、又はスパッタリングである。マルチゲート本体620は、Si、Ge、又はIII-V半導体−たとえばガリウム砒素(GaAs)及びインジウムアンチモン(InSb)−を有して良い。マルチゲート本体620は、エピタキシャル層、単結晶基板、又はシリコン・オン・インシュレータ(SOI)層から形成されて良い。
【００３２】
図7は、マルチゲート誘電層610上に所望の厚さでコンフォーマルな仕事関数金属層710を堆積した後におけるマルチゲートデバイス600を図示している。仕事関数金属とは、仕事関数が既知の金属である。仕事関数とは、電子ボルト(eV)の単位で表される金属の固有の特性である。一の実施例では、仕事関数金属層710は、チタン窒化物、タンタル窒化物、又は他の遷移金属窒化物を有して良い。仕事関数金属の厚さは、マルチゲートデバイスの目標である閾値電圧(Vt)の関数である。
【００３３】
一の実施例では、仕事関数金属層は、方向感受性を有する物理気相成長(PVD)法を用いて形成される。PVD法を用いた仕事関数金属層710の堆積は、表面で核形成してその表面に対して垂直に成長する柱状グレインを有するマイクロ構造によって特徴付けられる。他の実施例では、柱状グレインを有する仕事関数金属層710は、分子線エピタキシー(MBE)法、化学気相成長(CVD)法、電解メッキ法、又は蒸着を含む層形成方法を用いて形成されて良い。
【００３４】
図8は、仕事関数金属層710上に、マルチゲート電極810−たとえばポリシリコン−及びハードマスク820を有する保護マスクを形成した後における図7のマルチゲートデバイス600を図示している。保護マスクは、当業者に既知である堆積、リソグラフィ、及びエッチングの一連の処理によって形成される。マルチゲート電極810はドーピングされていても良いし、又はドーピングされていなくても良い。ハードマスク820はシリコン窒化物又はシリコン酸窒化物を有して良い。
【００３５】
図9は、仕事関数金属層710の曝露領域を異方性エッチングした後における図8のマルチゲートデバイス600を図示している。仕事関数金属層710の曝露領域は、塩基及び酸化剤を含むウエットエッチャントを利用するウエットエッチング処理を用いてエッチングされる。適切なウエットエッチング処理は、ポリシリコン810又はハードマスク820を顕著に腐食することなく、仕事関数金属層710をエッチングするように選択的に計画される。塩基は、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウム(TMAH)、又は水酸化カリウム(KOH)のうちの少なくとも1つを有して良い。酸化剤は、過酸化水素(H2O2)又はオゾン(O3)のうちの少なくとも1つを有して良い。仕事関数金属層710は異方的にエッチングされる。このことは、表面に垂直な方向でのエッチング速度は、その表面に平行な方向でのエッチング速度よりもはるかに大きいことを意味する。仕事関数金属層710は異方的にエッチングされる。その理由は、ゲート表面に垂直な方向での仕事関数金属層710のエッチング速度は、そのゲート表面に平行な方向での仕事関数金属層710のエッチング速度よりもはるかに大きいからである。これにより、仕事関数金属層710の保護された領域がほとんどそのままに残りながら、仕事関数金属層710の曝露領域がウエットエッチャントによってエッチングされることが可能となる。
【００３６】
図10は、マルチゲート電極810に隣接するゲート分離スペーサ1010の形成後における図9のデバイスを図示している。ゲート分離スペーサ1010は、後続の処理中、マルチゲート電極810、仕事関数金属層710、及びマルチゲート誘電層610を保護する。
【００３７】
図11は、マルチゲート本体620の一部を除去してマルチゲートチャネル領域1110を供した後における図10のデバイスを図示している。図12は、ソース及びドレイン領域1210をエピタキシャル形成した後における図11のデバイスを図示している。エピタキシャル形成されたソース/ドレイン領域1210は、Ge含有量が漸次変化する高Ge含有SiGe膜の積層体を用いて形成される。エピタキシャル形成されたソース/ドレイン領域1210は、たとえば図15で後述する実施例のような1つ以上の方法によるGe含有量が漸次変化する高Ge含有SiGe膜−図14でさらに説明する−を用いて形成されて良い。
【００３８】
図13は、一の実施例によるGe含有量が漸次変化する高Ge含有SiGe領域を有するトランジスタを備える、データ処理用の中央演算処理装置(CPU)を有する通信システム1300を図示している。通信システム1300は、バス1340と結合するCPU1310とネットワークインターフェース1330を有するマザーボード1320を有して良い。より詳細には、CPU1310は、Ge含有量が漸次変化する高Ge含有SiGe領域及び/又はその製造方法を有して良い。用途に依存して、通信システム1300は他の部品を追加的に有して良い。他の部品には、揮発性及び不揮発性メモリ、グラフィックスプロセッサ、デジタル信号処理装置、暗号処理装置、チップセット、マスストレージ（たとえばハードディスク、コンパクトディスク(CD)、デジタル多目的ディスク(DVD)等）等が含まれるが、これらに限定されるわけではない。これらの部品のうちの1つ以上はまた、前述したGe含有量が漸次変化する高Ge含有SiGe領域及び/又はその製造方法をも有して良い。様々な実施例では、通信システム1300は、携帯情報端末(PDA)、モバイルデバイス、タブレットコンピュータシステム、ラップトップコンピュータシステム、デスクトップコンピュータシステム、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、デジタルビデオレコーダ、CDプレーヤー、DVDプレーヤー、又は他のデジタル装置等であって良い。
【００３９】
図15は、図14に図示された結晶構造を有するGe含有量が漸次変化する高Ge含有SiGe積層体1400を有する歪み半導体デバイスを形成するのに用いられる製造法の一実施例を表すフローチャートである。一の実施例では、Ge含有量が漸次変化する高Ge含有SiGe積層体1400は10-150Torr(T)の範囲の圧力で成長した層の積層体を有する。前記層の積層体の成長は、たとえばアプライドマテリアルズ社のCentura（登録商標）又はASM Epsilon（登録商標）装置のような堆積装置を用いたエピタキシャル堆積処理によって、基板110上で、10-40標準状態の体積/分(slm)の範囲の流速でたとえば水素(H2)のようなキャリアガスを用いて行われた。
【００４０】
底部層は、部品1500内において基板110の曝露領域上に選択的に形成される。一の実施例では、底部層は、20-25原子質量%の範囲の比較的低いGe含有量のSiGeシード層1410で、かつ10-30秒の範囲の時間堆積されることで、100Å-300Åの最終的な厚さが供される。SiGeシード層1410は任意で、5×1019/cm3〜1.5×1020/cm3の範囲の濃度のBがドーピングされて良い。SiGeシード層1410は、700-800℃の温度範囲、又はより好適には745-765℃の温度範囲で堆積されて良い。さらにSiGeシード層1410は、塩酸(HCl)、ジクロロシラン(DCS)、ゲルマン(GeH4)、及びジボラン(B2H6)を有する処理気体の混合体を用いて形成されて良い。このときHCl流は20-200sccmで、DCS流は10-100sccmで、1%ゲルマンと水素バランスの混合気体を用いたゲルマン流は20-200sccmで、ジボラン流は10-75sccmである。
【００４１】
遷移層1420は、塩基核形成層−たとえばSiGeシード層1410−から高Ge含有層1430までの非常に穏やかに遷移するように、装置1510内においてSiGeシード層1410上で選択的に形成される。一の実施例では、SiGeシード層1410に近接及び/又は隣接する遷移層1420の下部は、SiGeシード層1410/遷移層1420の界面にて実質的に等しいGe含有量−20-25原子質量%−を有して良い。さらに高Ge含有層1430に近接及び/又は隣接する遷移層1420の上部は、遷移層1420/高Ge含有層1430の界面にて実質的に等しいGe含有量−40-55原子質量%−を有して良い。遷移層1420の厚さは150Å〜450Åの範囲であって良い。
【００４２】
遷移層1420は、700-800℃の範囲であり、より好適には745-765℃の範囲であるSiGeシード層1410の形成温度と実質的に等しい開始温度から処理温度を減少させることによる動的なエピタキシャル法によって形成されて良い。形成温度は、開始温度から終了温度まで実質的に1次関数的に減少する。一の実施例における終了温度又は第2温度は、開始温度又は第1温度よりも低い実質的に25-100℃であり、より好適には開始温度又は第1温度よりも低い実質的に45-55℃である。一の実施例では、遷移層1420は、20-60秒の範囲の期間にわたって堆積される。
【００４３】
遷移層1420はさらに、遷移層1420の形成中、DCS、HCl、及びGeH4の混合気体流を、高い流れから低い流れへ減少させることによってエピタキシャル形成される。遷移層1420をドーピングする場合、ジボラン流が増大する一方で、遷移層1420を形成することで、遷移層1420/高Ge含有層1430の界面（付近）にて2.0×1020原子/cm3のB濃度が供される。この実施例における遷移層1420の形成は、約300Å/分の成長速度で選択的に形成されるGe含有量が漸次変化するSiGe膜を供する。前記Ge含有量が漸次変化するSiGe膜は、2%の膜の歪みで、かつ健全な膜のモフォロジーを有した状態で形成される。
【００４４】
高Ge含有層1430は、装置1520内において遷移層1420上に選択的に形成されることで、歪みトランジスタ構造が供される。一の実施例では、高Ge含有層1430が形成される一方で、遷移層1420の最終部の形成後においてもプロセスレシピパラメータは一定のままである。この実施例における高Ge含有層1430は、300Å-600Åの範囲の厚さで、かつ40-55原子質量%の範囲のGe含有量で形成される。高Ge含有層1430は任意で、
5×1019/cm3〜1.5×1020/cm3の範囲の濃度のBがドーピングされて良い。
【技術分野】
【０００１】
本発明の技術分野は概して、半導体集積回路製造の分野に関し、より詳細には、それに限定されるという訳ではないが、ゲルマニウム(Ge)含有量が漸次変化した化合物層を有するプレーナ及び3次元相補型金属−酸化物−半導体(CMOS)デバイスに関する。
【背景技術】
【０００２】
従来の金属−酸化物−半導体(MOS)電界効果型トランジスタでは、ソース、チャネル、及びドレイン構造は、同一面内において互いに隣接するように構成されている。典型的には、ゲート誘電体はチャネル領域上に形成され、かつゲート電極は前記ゲート誘電体上に堆積される。前記トランジスタは、電圧を前記ゲート電極に印加することによって制御される。そのように制御されることで、ソースとドレインとの間のチャネルに電流を流すことが可能となる。
【０００３】
プレーナMOSトランジスタを構築する代替方法が適用されることで、プレーナ設計のスケールダウンにとっての物理的な障壁の一部が緩和される。代替方法は、3次元MOSトランジスタの構築を含む。そのような3次元MOSトランジスタは、たとえばデュアルゲート電界効果型トランジスタ(FinFET)又はトライゲート電界効果型トランジスタのような、従来のプレーナMOSトランジスタにとって替わるものとしてマルチゲートトランジスタの形態をとる。
【０００４】
3次元トランジスタ設計−たとえばFinFET及びトライゲート電界効果型トランジスタ−では、ゲート用に垂直又は角度のつけられた面を利用することによって、半導体チップ上の同数のトランジスタを、従来よりも密に納めることが可能となる。トライゲート電界効果型トランジスタは、本体の3つの露出した表面上に設けられた3つの実質的に長さの等しいゲートを有する。他方FinFETは、細い本体すなわちフィンの側面に沿って設けられた2つの等しい長さのゲートを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の技術分野は概して、半導体集積回路製造の分野に関し、より詳細には、それに限定されるという訳ではないが、Ge含有量が漸次変化した化合物層を有するプレーナ及び3次元相補型金属−酸化物−半導体(CMOS)デバイスに関する。
【課題を解決するための手段】
【０００６】
添付図面と共に以降の本発明の詳細な説明を参照することによって本発明が理解されることで、本発明の上記態様及び多くの付随する利点はすぐに理解される。
【図面の簡単な説明】
【０００７】
【図１】基板上のゲート電極を表すプレーナMOSデバイスの断面図である。
【図２】ゲート電極の側面に形成されたスペーサを有する図1のデバイスを図示している。
【図３】基板の一部をエッチングしてソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図2のデバイスを図示している。
【図４】ウエットエッチングによってソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図3のデバイスを図示している。
【図５】ソース/ドレイン及びソース/ドレイン拡張領域を形成した後における図4のデバイスを図示している。
【図６】マルチゲート本体上に誘電層を有するマルチゲートデバイスを図示している。
【図７】誘電層上に仕事関数金属層を堆積した後における図6のデバイスを図示している。
【図８】仕事関数金属層上に保護マスクを形成した後における図7のデバイスを図示している。
【図９】仕事関数金属層に異方性エッチングを行うことによりゲート電極を形成した後における図8のデバイスを図示している。
【図１０】ゲート電極上にゲート分離スペーサを形成した後における図9のデバイスを図示している。
【図１１】チャネル領域を供するために本体の一部を除去した後における図10のデバイスを図示している。
【図１２】エピタキシャルソース/ドレイン領域を形成した後における図11のデバイスを図示している。
【図１３】Ge含有量が漸次変化した高Ge化合物膜を有する中央処理演算装置を有するシステムを図示している。
【図１４】基板上のGe含有量が漸次変化した高Ge含有SiGe領域を図示している。
【図１５】Ge含有量が漸次変化した高Ge含有SiGe領域を有する歪み半導体デバイスを形成するのに用いられる製造プロセスの一実施例を表すフローチャートである。
【発明を実施するための形態】
【０００８】
図中、同様の参照番号は同様の部品を表す。
【０００９】
様々な動作が、本発明を理解する上で最も助けになるように、複数の独立した動作として記載される。しかし記載順序は、これらの動作が必ずしも順序に依存していることを意味していると解されてはならない。特にこれらの動作は、提示順に実行される必要はない。記載された動作は、記載された実施例とは異なる順序で実行されて良い。様々な追加的動作が実行されて良いし、かつ/あるいは記載された動作は別な実施例では省略されても良い。
【００１０】
プレーナ及びマルチゲートMOSトランジスタの性能は、Ge含有量が漸次変化した高Ge含有化合物−たとえばトランジスタのソース及びドレイン領域におけるSiGe混晶−を提供することによって改善することができる。所望の結晶構造を有するSiGe材料からなり、Ge含有量が漸次変化した高Ge含有領域を所望の成長速度で選択的に形成する方法を供することは、半導体デバイス製造の分野における進歩である。層の厚さ及びGe濃度のウエハ内での均一性が改善された、Ge含有量が漸次変化した高Ge含有領域を選択的に形成することは、半導体デバイス製造の分野におけるさらなる進歩である。さらに、製造環境における費用対効果の良い成長速度でGe含有量が漸次変化した高Ge含有領域を成長させることは、当技術分野における進歩である。一例として、pMOSデバイスのソース/ドレイン領域内でGe含有量が漸次変化した遷移層を含む歪み高Ge化合物膜を用いることは、接触抵抗の減少及び歪んだ構成に起因する移動度の改善という複合的効果を供することができる。より具体的には、Ge濃度の理論的限界（付近）で十分に歪んだ、Ge含有量が漸次変化した遷移層を供することは、当技術分野における進歩である。これらの利点は、後述する装置及び方法から実現することが可能である。
【００１１】
ここで図1を参照すると、図1は、基板110上のゲート積層体150を表すプレーナMOSデバイス100の断面図である。基板110は、シリコン・オン・インシュレータ下部構造を任意で含むバルクシリコンを有して良い。あるいはその代わりに基板110は、たとえばGe、InSb、PbTe、InAs、InP、GaAs、又はGaSbのような他の材料を有しても良い。前記他の材料はシリコンと併用されても良いし、併用されなくても良い。本明細書においては基板110を形成することのできる材料として数例しか記載していないが、半導体デバイスを上に構築することのできる基礎としての役割を果たしうる材料であれば、如何なる材料も本発明の技術的範囲に属する。
【００１２】
本明細書に記載された実施例では、ゲート積層体150は、ゲート誘電層120及び犠牲ゲート電極130を有して良い。他の実施例では、ゲート積層体150は、SiO2ゲート誘電層及び多結晶シリコンゲート電極を有して良い。ゲート誘電層120は、たとえばSiO2又はhigh-k誘電材料から形成されて良い。利用可能なhigh-k誘電材料の例には、ハフニウム酸化物、ハフニウムシリコン酸化物、ランタン酸化物、ランタンアルミニウム酸化物、ジルコニウム酸化物、ジルコニウムシリコン酸化物、タンタル酸化物、チタン酸化物、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、イットリウム酸化物、アルミニウム酸化物、タンタル酸鉛スカンジウム、及びPZTが含まれて良いが、これらに限定されるわけではない。一部の実施例では、ゲート誘電層120は約5Å〜約50Åの厚さであって良い。他の実施例では、たとえばhigh-k材料の品質を改善するためのアニーリング処理のような追加の処理がゲート誘電層120上で実行されて良い。
【００１３】
ゲート積層体150はまたゲートハードマスク層140をも有して良い。ゲートハードマスク層140は、処理中でのある利点又は用途−たとえば後続のイオン注入処理からのゲート電極130の保護−を供する。本発明の実施例では、このハードマスク層140は、たとえば従来の誘電材料のようなハードマスクとして従来用いられてきた材料を用いて形成されて良い。ゲート積層体が形成された後、図2に図示されているように、基板110のドーピング部分210をゲート積層体150に隣接して形成するのにイオン注入法が実行される。
【００１４】
図2は、基板110内にドーピング部210を形成して、ゲート電極150の側面にスペーサ220を形成した後における図1のデバイスの例である。適切なエッチャントに曝露されたとき、ドーピング部210は、周囲の基板材料のエッチング速度よりも速い速度でエッチングされる。ドーピング部210の一は、形成されているMOSトランジスタのソース領域−自己整合したエピタキシャルソース拡張部を含む−の一部として機能する。他のドーピング部210は、MOSトランジスタのドレイン領域−自己整合したエピタキシャルドレイン拡張部を含む−の一部として機能する。図示された実施例では、ドーピング部の領域は、ゲート誘電層120の下に位置する。本発明の様々な実施例では、ドーピング部210のサイズ−深さも含まれる−は、形成されているMOSトランジスタの要求に基づいて変化して良い。
【００１５】
スペーサ220は、従来の材料−シリコン酸化物又はシリコン窒化物を含むがこれらに限定されるわけではない−を用いて形成されて良い。本発明の実施例によると、スペーサ220の幅は、エピタキシャルソース及びドレイン拡張部の形成によって課される設計の制約には服さない。
【００１６】
スペーサ220が基板110上に形成された後、ドーピング部210と基板の一部をエッチングすることで、ソース/ドレイン領域及びソース/ドレイン拡張部の形成が可能な空孔を形成するドライエッチングが行われて良い。エッチングによって形成された空孔はゲート積層体150に隣接する。エッチングによって形成された空孔は、ドーピング領域よりも深い50nm〜1500nmの範囲の深さまで形成される。従ってエッチング処理は、ドーピング領域210の下に位置する最小量の基板材料を除去する。
【００１７】
ドライエッチング処理は、イオン注入処理で用いられるドーパントを補完するエッチャントレシピを用いることで、ドーピング領域のエッチング速度を増大させる。これにより、ドーピング領域のエッチング速度の除去を、基板の他の領域よりも速く行うエッチング処理が可能となる。そのようなものとして、エッチング速度が適切に増大することで、エッチング処理は、空孔のエッチングが完了するまでの時間で、ドーピング部210から実質的に全ての材料を除去することができる。これには、スペーサ及びゲート誘電層をアンダーカットすることで、トランジスタの自己整合拡張構造を画定するドーピング領域の一部が含まれる。ドーピング部210のエッチング速度が増大することで、エッチングにより形成されたソース及びドレイン拡張部の空孔は、スペーサ及びゲート誘電層をアンダーカットすることが可能となる。
【００１８】
本発明の実施例によると、ドライエッチング処理が、プラズマ反応装置内で生じる塩素が付加された化学物質を用いても良い。一の実施例では、エッチャントレシピは、NF3及びCl2と、バッファ又はキャリアガスとして用いられるアルゴン又はヘリウムとから構成されて良い。活性エッチャント種の流速は50〜200標準状態でのcm3/分(sccm)で変化して良い一方で、キャリアガスの流速は150〜400sccmで変化して良い。高エネルギープラズマは、100W未満の低RFバイアスで700W〜1000Wの範囲であって良い。反応装置の圧力は約1パスカル(Pa)〜約2Paの範囲であって良い。
【００１９】
他の実施例では、エッチャント化学物質はHBrとCl2から構成されて良い。エッチャント種の流速は40〜100sccmで変化して良い。高エネルギープラズマが、100W未満の低RFバイアスで600W〜1000Wの範囲の出力で用いられて良い。反応装置の圧力は約0.3Pa〜約0.8Paの範囲であって良い。他の実施例では、エッチャント化学物質はSF6とCl2から構成されて良い。SF6の流速は3〜10sccmで変化して良い。Cl2の流速は20〜60sccmで変化して良い。高いエネルギープラズマが、RFバイアスなし又は50W未満で約400W〜900Wの範囲の出力で用いられて良い。この実施例では、SF6の流速と反応装置の圧力は、除去速度を減少し、かつ制御が最大となるように低く保たれて良い。たとえば反応装置の圧力は約0.1Pa〜約0.5Paの範囲であって良い。さらに他の実施例では、エッチャント化学物質はArとCl2から構成されて良い。ここでエッチャント種の流速は40〜80sccmで変化して良い。中程度のエネルギーのプラズマが、約400W〜900Wの高RFバイアスで約400W〜900Wの範囲の出力で用いられて良い。反応装置の圧力は約1Pa〜約2Paの範囲であって良い。
【００２０】
図3は基板110の一部をエッチングしてソース/ドレイン及びソース/ドレイン拡張空孔を形成した後における図2のデバイスの図である。図示されているように、ソース領域の空孔310及びドレイン領域の空孔320が形成される。さらにソース拡張部の空孔330及びドレイン拡張部の空孔340が、ドーピング部210のエッチングによって形成された。ドーピング部210のエッチング速度を増大させるドーパントとエッチャント種を用いるため、スペーサ220の厚さが、ソース拡張部の空孔330及びドレイン拡張部の空孔340へ与える影響は最小限である。
【００２１】
ドライエッチング処理の完了後、ソース領域の空孔310、ソース拡張部の空孔330、ドレイン領域の空孔320、及びドレイン拡張部の空孔340の洗浄及びさらなるエッチングのため、ウエットエッチング処理が適用されて良い。シリコン及び酸化物材料の洗浄用として当業者に知られた従来のウエットエッチングの化学物質が用いられて良い。たとえば、シリコンをその結晶面に沿って除去することのできるウエットエッチングの化学物質が用いられて良い。
【００２２】
ウエットエッチングは少なくとも2つの機能を供する。第1に、ウエットエッチングは、たとえば炭素、フッ素、クロロフルオロカーボンのような不純物及びシリコン酸化物のような酸化物を除去して、後続の処理が実行可能となるような清浄表面を供することである。第2に、
ウエットエッチングは、<111>及び<001>結晶面に沿って基板の薄い一部を除去することで、高品質のエピタキシャル堆積が実現可能となる滑らかな表面を供することである。エッチングによって除去される前記の薄い一部は最大で5nmの厚さであり、かつ残留不純物をも除去することができる。図4に図示されているように、ウエットエッチングは、ソース領域の空孔310、ソース拡張部の空孔330、ドレイン領域の空孔320、及びドレイン拡張部の空孔340の端部を、<111>及び<001>結晶面に沿わせる。また
ソース拡張部の空孔330及びドレイン拡張部の空孔340は、従来の処理で起こる黒点のついたプロファイルを有しないことにも留意して欲しい。
【００２３】
エッチング処理後、ソース及びドレイン拡張部を含むソース及びドレイン領域の空孔が、選択的エピタキシャル堆積法を用いることによって、たとえばSiGe混晶のような化合物膜で充填されて良い。エピタキシャル堆積法は、一の処理で、ソース及びドレイン領域並びにソース及びドレイン拡張部を形成するのに用いられる。一部の実施例では、シリコン混晶はその場ドーピングされたSiGeであって良い。その場ドーピングされたSiGeにはB及び/又はPのうちの1つ以上がドーピングされて良い。
【００２４】
複数の実施例では、ソース及びドレイン領域の空孔内に堆積されたSiGe混晶材料は、基板110を形成するのに用いられる（複数の）材料の格子間隔とは異なる格子間隔を有する。格子間隔の差異は、ソース拡張部の空孔330及びドレイン拡張部の空孔340内に高Ge化合物混晶を堆積することによって強められたMOSトランジスタ内の引っぱり応力又は圧縮応力を誘起する。
【００２５】
本発明の実施例では、pMOSトランジスタでは、ソース領域の空孔310及びドレイン領域の空孔320が、Ge含有量が漸次変化するGeSi混晶によって充填されて良い。Ge含有量が漸次変化するGeSi混晶とはたとえば、図15で後述する実施例のような1つ以上の方法による、Ge含有量が漸次変化する高Ge含有SiGe領域である。Ge含有量が漸次変化するGeSi混晶は、Ge濃度が約10原子%〜約50原子%の範囲で漸次変化する状態でエピタキシャル堆積されて良い。他の実施例では、Ge含有量が漸次変化するGeSi混晶はさらに、その場でホウ素(B)によってドーピングされて良い。B濃度は2×1019/cm3〜7×1020/cm3の範囲であって良い。この実施例では、Ge含有量が漸次変化するGeSi混晶は40Å〜1500Åの範囲であって良い。
【００２６】
図5は図4のデバイスを図示している。図5では、ソース領域の空孔310が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400−図14でさらに説明する−で充填されることで、ソース領域510が形成され、かつ、ドレイン領域の空孔320が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400−図14でさらに説明する−で充填されることで、ドレイン領域520が形成された。拡張部が、Ge含有量が漸次変化する高Ge含有SiGe積層体1400によって充填されることで、エピタキシャルソース拡張部530及びエピタキシャルドレイン拡張部540が形成される。
【００２７】
図5に図示されているように、注入法及び拡散法によって形成され、かつチップ領域とチャネル領域との間に明確な境界を有していない従来のソース及びドレインチップ領域とは異なり、本発明の自己整合したエピタキシャルソース及びドレイン拡張部は急峻な境界を有する。その結果、エピタキシャルソース/ドレイン拡張部とチャネル領域との間の界面は明確である。界面の一方ではエピタキシャル堆積されたドーピングされたSi材料が存在し、界面の他方では基板材料がチャネル領域を形成する。エピタキシャルソース/ドレイン拡張部内のドーパントは実質的又は完全にその拡張部内部に残り、チャネル領域へ拡散しようとしない。その結果、従来の方法と比較して、エピタキシャルソース及びドレイン拡張部が、高濃度ドーピングされたSi材料をチャネル領域へ非常に接近させることが可能となる。当業者には明らかなように、このことにより、チャネル領域を短くする必要なく、ゲート長を縮小することが可能となる。
【００２８】
エピタキシャルソース及びドレイン拡張部をチャネル領域へ相対的に接近させるように形成することで、チャネルに大きな静水応力が加えられる。この応力は、チャネル内部での歪みを増大させることで、チャネル内での移動度と駆動電流を増大させる。この応力はさらに、エピタキシャルソース及びドレイン拡張のドーピングを増大させることによって増幅されて良い。エピタキシャルソース及びドレイン拡張のドーピングは、Ge含有量が漸次変化するGeSi混晶のエピタキシャル堆積中に容易に制御される。
【００２９】
当業者には明らかなように、プレーナMOSデバイス100は、デバイスの改質及び/又は必要な電気的接続の提供をさらに行うことのできるさらなるMOS処理を受けて良い。さらなるMOS処理とはたとえば、ゲート酸化物の設置処理、金属ゲートの設置処理、アニーリング、サリサイデーション(salicidation)処理である。たとえば、ソース/ドレイン領域及びソース/ドレイン拡張部のエピタキシャル堆積後、層間絶縁体(ILD)が、デバイス全体にわたって堆積され、かつ平坦化されて良い。ILDは、集積回路構造用の誘電層−たとえばlow-k誘電材料−に用いられる既知の材料を用いて形成されて良い。そのような誘電材料には、二酸化シリコン(SiO2)や炭素ドープ酸化物(CDO)のような酸化物、シリコン窒化物、たとえばペルフルオロシクロブタン又はポリテトラフルオロエチレンのような有機ポリマー、フルオロシリケートガラス(FSG)、及びたとえばシルセスキオキサン、シロキサン、又はオルガノシリケートガラスのようなオルガノシリケートが含まれるが、これらに限定されるわけではない。誘電層は、誘電率をさらに減少させる孔又は他の穴を有して良い。図5は、プレーナMOSデバイス100全体にわたって堆積されたILD層550を図示している。
【００３０】
本発明は、Ge含有量が漸次変化する高Ge含有SiGe領域を有するプレーナMOSデバイスの形成に限定されない。たとえば3次元構造を有するデバイス−たとえばトライゲートデバイス−が上述の処理による利益を享受しても良い。図6-12は、本発明の実施例による非プレーナデバイスにおける自己誘導ソース/ドレイン領域の形成を表す図を供する。
【００３１】
図6は、マルチゲート本体620上にマルチゲート誘電層610を堆積した後におけるマルチゲートデバイス600を図示している。図6のマルチゲートトランジスタは、3つの実質的に等しい長さのゲートを有するトライゲートトランジスタである。（図示されていないが）他の実施例では、マルチゲートトランジスタは、2つのゲートを有するデュアルゲート電界効果型トランジスタ(FinFET)である。マルチゲート誘電層610はシリコン酸化物又はhigh-k材料のうちの少なくとも1つを有して良い。high-k材料は、ランタン酸化物、ハフニウム酸化物、ジルコニウム酸化物、PZT、チタン酸バリウム、チタン酸ストロンチウム、又はアルミニウム酸化物のうちの少なくとも1つを有する。マルチゲート誘電層610は、当業者に知られている方法を用いることによって、マルチゲート本体620上にコンフォーマル層として堆積される。当業者に知られている方法とはたとえば、プラズマ化学気相成長法(PECVD)、高密度化学気相成長法(HDCVD)、有機金属化学気相成長法(MOCVD)、原子層堆積法(ALD)、又はスパッタリングである。マルチゲート本体620は、Si、Ge、又はIII-V半導体−たとえばガリウム砒素(GaAs)及びインジウムアンチモン(InSb)−を有して良い。マルチゲート本体620は、エピタキシャル層、単結晶基板、又はシリコン・オン・インシュレータ(SOI)層から形成されて良い。
【００３２】
図7は、マルチゲート誘電層610上に所望の厚さでコンフォーマルな仕事関数金属層710を堆積した後におけるマルチゲートデバイス600を図示している。仕事関数金属とは、仕事関数が既知の金属である。仕事関数とは、電子ボルト(eV)の単位で表される金属の固有の特性である。一の実施例では、仕事関数金属層710は、チタン窒化物、タンタル窒化物、又は他の遷移金属窒化物を有して良い。仕事関数金属の厚さは、マルチゲートデバイスの目標である閾値電圧(Vt)の関数である。
【００３３】
一の実施例では、仕事関数金属層は、方向感受性を有する物理気相成長(PVD)法を用いて形成される。PVD法を用いた仕事関数金属層710の堆積は、表面で核形成してその表面に対して垂直に成長する柱状グレインを有するマイクロ構造によって特徴付けられる。他の実施例では、柱状グレインを有する仕事関数金属層710は、分子線エピタキシー(MBE)法、化学気相成長(CVD)法、電解メッキ法、又は蒸着を含む層形成方法を用いて形成されて良い。
【００３４】
図8は、仕事関数金属層710上に、マルチゲート電極810−たとえばポリシリコン−及びハードマスク820を有する保護マスクを形成した後における図7のマルチゲートデバイス600を図示している。保護マスクは、当業者に既知である堆積、リソグラフィ、及びエッチングの一連の処理によって形成される。マルチゲート電極810はドーピングされていても良いし、又はドーピングされていなくても良い。ハードマスク820はシリコン窒化物又はシリコン酸窒化物を有して良い。
【００３５】
図9は、仕事関数金属層710の曝露領域を異方性エッチングした後における図8のマルチゲートデバイス600を図示している。仕事関数金属層710の曝露領域は、塩基及び酸化剤を含むウエットエッチャントを利用するウエットエッチング処理を用いてエッチングされる。適切なウエットエッチング処理は、ポリシリコン810又はハードマスク820を顕著に腐食することなく、仕事関数金属層710をエッチングするように選択的に計画される。塩基は、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウム(TMAH)、又は水酸化カリウム(KOH)のうちの少なくとも1つを有して良い。酸化剤は、過酸化水素(H2O2)又はオゾン(O3)のうちの少なくとも1つを有して良い。仕事関数金属層710は異方的にエッチングされる。このことは、表面に垂直な方向でのエッチング速度は、その表面に平行な方向でのエッチング速度よりもはるかに大きいことを意味する。仕事関数金属層710は異方的にエッチングされる。その理由は、ゲート表面に垂直な方向での仕事関数金属層710のエッチング速度は、そのゲート表面に平行な方向での仕事関数金属層710のエッチング速度よりもはるかに大きいからである。これにより、仕事関数金属層710の保護された領域がほとんどそのままに残りながら、仕事関数金属層710の曝露領域がウエットエッチャントによってエッチングされることが可能となる。
【００３６】
図10は、マルチゲート電極810に隣接するゲート分離スペーサ1010の形成後における図9のデバイスを図示している。ゲート分離スペーサ1010は、後続の処理中、マルチゲート電極810、仕事関数金属層710、及びマルチゲート誘電層610を保護する。
【００３７】
図11は、マルチゲート本体620の一部を除去してマルチゲートチャネル領域1110を供した後における図10のデバイスを図示している。図12は、ソース及びドレイン領域1210をエピタキシャル形成した後における図11のデバイスを図示している。エピタキシャル形成されたソース/ドレイン領域1210は、Ge含有量が漸次変化する高Ge含有SiGe膜の積層体を用いて形成される。エピタキシャル形成されたソース/ドレイン領域1210は、たとえば図15で後述する実施例のような1つ以上の方法によるGe含有量が漸次変化する高Ge含有SiGe膜−図14でさらに説明する−を用いて形成されて良い。
【００３８】
図13は、一の実施例によるGe含有量が漸次変化する高Ge含有SiGe領域を有するトランジスタを備える、データ処理用の中央演算処理装置(CPU)を有する通信システム1300を図示している。通信システム1300は、バス1340と結合するCPU1310とネットワークインターフェース1330を有するマザーボード1320を有して良い。より詳細には、CPU1310は、Ge含有量が漸次変化する高Ge含有SiGe領域及び/又はその製造方法を有して良い。用途に依存して、通信システム1300は他の部品を追加的に有して良い。他の部品には、揮発性及び不揮発性メモリ、グラフィックスプロセッサ、デジタル信号処理装置、暗号処理装置、チップセット、マスストレージ（たとえばハードディスク、コンパクトディスク(CD)、デジタル多目的ディスク(DVD)等）等が含まれるが、これらに限定されるわけではない。これらの部品のうちの1つ以上はまた、前述したGe含有量が漸次変化する高Ge含有SiGe領域及び/又はその製造方法をも有して良い。様々な実施例では、通信システム1300は、携帯情報端末(PDA)、モバイルデバイス、タブレットコンピュータシステム、ラップトップコンピュータシステム、デスクトップコンピュータシステム、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、デジタルビデオレコーダ、CDプレーヤー、DVDプレーヤー、又は他のデジタル装置等であって良い。
【００３９】
図15は、図14に図示された結晶構造を有するGe含有量が漸次変化する高Ge含有SiGe積層体1400を有する歪み半導体デバイスを形成するのに用いられる製造法の一実施例を表すフローチャートである。一の実施例では、Ge含有量が漸次変化する高Ge含有SiGe積層体1400は10-150Torr(T)の範囲の圧力で成長した層の積層体を有する。前記層の積層体の成長は、たとえばアプライドマテリアルズ社のCentura（登録商標）又はASM Epsilon（登録商標）装置のような堆積装置を用いたエピタキシャル堆積処理によって、基板110上で、10-40標準状態の体積/分(slm)の範囲の流速でたとえば水素(H2)のようなキャリアガスを用いて行われた。
【００４０】
底部層は、部品1500内において基板110の曝露領域上に選択的に形成される。一の実施例では、底部層は、20-25原子質量%の範囲の比較的低いGe含有量のSiGeシード層1410で、かつ10-30秒の範囲の時間堆積されることで、100Å-300Åの最終的な厚さが供される。SiGeシード層1410は任意で、5×1019/cm3〜1.5×1020/cm3の範囲の濃度のBがドーピングされて良い。SiGeシード層1410は、700-800℃の温度範囲、又はより好適には745-765℃の温度範囲で堆積されて良い。さらにSiGeシード層1410は、塩酸(HCl)、ジクロロシラン(DCS)、ゲルマン(GeH4)、及びジボラン(B2H6)を有する処理気体の混合体を用いて形成されて良い。このときHCl流は20-200sccmで、DCS流は10-100sccmで、1%ゲルマンと水素バランスの混合気体を用いたゲルマン流は20-200sccmで、ジボラン流は10-75sccmである。
【００４１】
遷移層1420は、塩基核形成層−たとえばSiGeシード層1410−から高Ge含有層1430までの非常に穏やかに遷移するように、装置1510内においてSiGeシード層1410上で選択的に形成される。一の実施例では、SiGeシード層1410に近接及び/又は隣接する遷移層1420の下部は、SiGeシード層1410/遷移層1420の界面にて実質的に等しいGe含有量−20-25原子質量%−を有して良い。さらに高Ge含有層1430に近接及び/又は隣接する遷移層1420の上部は、遷移層1420/高Ge含有層1430の界面にて実質的に等しいGe含有量−40-55原子質量%−を有して良い。遷移層1420の厚さは150Å〜450Åの範囲であって良い。
【００４２】
遷移層1420は、700-800℃の範囲であり、より好適には745-765℃の範囲であるSiGeシード層1410の形成温度と実質的に等しい開始温度から処理温度を減少させることによる動的なエピタキシャル法によって形成されて良い。形成温度は、開始温度から終了温度まで実質的に1次関数的に減少する。一の実施例における終了温度又は第2温度は、開始温度又は第1温度よりも低い実質的に25-100℃であり、より好適には開始温度又は第1温度よりも低い実質的に45-55℃である。一の実施例では、遷移層1420は、20-60秒の範囲の期間にわたって堆積される。
【００４３】
遷移層1420はさらに、遷移層1420の形成中、DCS、HCl、及びGeH4の混合気体流を、高い流れから低い流れへ減少させることによってエピタキシャル形成される。遷移層1420をドーピングする場合、ジボラン流が増大する一方で、遷移層1420を形成することで、遷移層1420/高Ge含有層1430の界面（付近）にて2.0×1020原子/cm3のB濃度が供される。この実施例における遷移層1420の形成は、約300Å/分の成長速度で選択的に形成されるGe含有量が漸次変化するSiGe膜を供する。前記Ge含有量が漸次変化するSiGe膜は、2%の膜の歪みで、かつ健全な膜のモフォロジーを有した状態で形成される。
【００４４】
高Ge含有層1430は、装置1520内において遷移層1420上に選択的に形成されることで、歪みトランジスタ構造が供される。一の実施例では、高Ge含有層1430が形成される一方で、遷移層1420の最終部の形成後においてもプロセスレシピパラメータは一定のままである。この実施例における高Ge含有層1430は、300Å-600Åの範囲の厚さで、かつ40-55原子質量%の範囲のGe含有量で形成される。高Ge含有層1430は任意で、
5×1019/cm3〜1.5×1020/cm3の範囲の濃度のBがドーピングされて良い。
【特許請求の範囲】
【請求項１】
結晶化合物膜を形成する方法であって：
低Ge含有シード層を選択的に形成する工程；
処理温度を第1処理温度から第2処理温度へ減少させながら、前記低Ge含有シード層上に遷移層を選択的に形成する工程；及び
前記遷移層上に高Ge含有シード層を選択的に形成する工程；
を有する方法。
【請求項２】
ジクロロシラン流、塩酸流、及びゲルマン流を高い流れから低い流れへ減少させながら、前記遷移層が形成される、請求項1に記載の方法。
【請求項３】
ジボラン流を低い流れから高い流れへ増大させながら、前記遷移層が形成される、請求項2に記載の方法。
【請求項４】
前記第1温度が700℃乃至800℃の範囲から選ばれる、請求項3に記載の方法。
【請求項５】
前記第2温度が、前記第1温度よりも低い25乃至100℃である、請求項4に記載の方法。
【請求項６】
前記低Ge含有シード層には、5.0×1019/cm3〜1.5×1020/cm3の範囲の濃度でBがドーピングされる、請求項5に記載の方法。
【請求項７】
前記高Ge含有シード層には、2.0×1020/cm3〜3.0×1020/cm3の範囲の濃度でBがドーピングされる、請求項6に記載の方法。
【請求項８】
ゲート積層体と一対のスペーサをマルチゲート本体上に形成する工程であって、前記一対スペーサは前記ゲート積層体の横方向に対向する側面に形成される工程；
前記スペーサに隣接する領域で前記マルチゲート本体をエッチングする工程；及び
Ge含有量が漸次変化する高Ge含有SiGe積層体を選択的に堆積することで、前記マルチゲート本体に直接隣接するようにソース及びドレイン領域を形成する工程；
を有する方法。
【請求項９】
前記Ge含有量が漸次変化する高Ge含有SiGe積層体が、SiGeシード層、遷移層、及び高Ge含有層から形成される、請求項8に記載の方法。
【請求項１０】
ジクロロシラン流、塩酸流、及びゲルマン流を高い流れから低い流れへ減少させながら、前記遷移層が形成される、請求項9に記載の方法。
【請求項１１】
ジボラン流を低い流れから高い流れへ増大させながら、前記遷移層が形成される、請求項10に記載の方法。
【請求項１２】
前記遷移層が、700℃乃至800℃の範囲から選ばれた第1温度で開始されるように形成される、請求項12に記載の方法。
【請求項１３】
前記遷移層が、前記第1温度よりも低い25乃至100℃の範囲から選ばれた第2温度で終了するように形成される、請求項12に記載の方法。
【請求項１４】
基板上に形成されるゲート積層体；
前記ゲート積層体の横方向に対向する側面上に形成されるスペーサ；並びに、
前記基板上に形成され、かつ前記スペーサに隣接してかつ該スペーサの下部に設けられた、SiGeシード層、遷移層、及び高Ge含有層を有するソース領域及びドレイン領域；
を有するトランジスタ。
【請求項１５】
前記遷移層の下部が20乃至25原子質量%の範囲のGe含有量を有し、かつ
前記遷移層の上部が40乃至55原子質量%の範囲のGe含有量を有する、
請求項14に記載のトランジスタ。
【請求項１６】
前記低Ge含有シード層には、5.0×1019/cm3〜1.5×1020/cm3の範囲の濃度でBがドーピングされる、請求項14に記載のトランジスタ。
【請求項１７】
前記高Ge含有シード層には、2.0×1020/cm3〜3.0×1020/cm3の範囲の濃度でBがドーピングされる、請求項15に記載のトランジスタ。
【請求項１８】
前記遷移層の厚さが150Å乃至450Åの範囲から選択される、請求項15に記載のトランジスタ。
【請求項１９】
前記SiGeシード層の厚さが100Å乃至300Åの範囲から選択される、請求項18に記載のトランジスタ。
【請求項２０】
前記高Ge含有層の厚さが300Å乃至600Åの範囲から選択される、請求項19に記載のトランジスタ。
【請求項１】
結晶化合物膜を形成する方法であって：
低Ge含有シード層を選択的に形成する工程；
処理温度を第1処理温度から第2処理温度へ減少させながら、前記低Ge含有シード層上に遷移層を選択的に形成する工程；及び
前記遷移層上に高Ge含有シード層を選択的に形成する工程；
を有する方法。
【請求項２】
ジクロロシラン流、塩酸流、及びゲルマン流を高い流れから低い流れへ減少させながら、前記遷移層が形成される、請求項1に記載の方法。
【請求項３】
ジボラン流を低い流れから高い流れへ増大させながら、前記遷移層が形成される、請求項2に記載の方法。
【請求項４】
前記第1温度が700℃乃至800℃の範囲から選ばれる、請求項3に記載の方法。
【請求項５】
前記第2温度が、前記第1温度よりも低い25乃至100℃である、請求項4に記載の方法。
【請求項６】
前記低Ge含有シード層には、5.0×1019/cm3〜1.5×1020/cm3の範囲の濃度でBがドーピングされる、請求項5に記載の方法。
【請求項７】
前記高Ge含有シード層には、2.0×1020/cm3〜3.0×1020/cm3の範囲の濃度でBがドーピングされる、請求項6に記載の方法。
【請求項８】
ゲート積層体と一対のスペーサをマルチゲート本体上に形成する工程であって、前記一対スペーサは前記ゲート積層体の横方向に対向する側面に形成される工程；
前記スペーサに隣接する領域で前記マルチゲート本体をエッチングする工程；及び
Ge含有量が漸次変化する高Ge含有SiGe積層体を選択的に堆積することで、前記マルチゲート本体に直接隣接するようにソース及びドレイン領域を形成する工程；
を有する方法。
【請求項９】
前記Ge含有量が漸次変化する高Ge含有SiGe積層体が、SiGeシード層、遷移層、及び高Ge含有層から形成される、請求項8に記載の方法。
【請求項１０】
ジクロロシラン流、塩酸流、及びゲルマン流を高い流れから低い流れへ減少させながら、前記遷移層が形成される、請求項9に記載の方法。
【請求項１１】
ジボラン流を低い流れから高い流れへ増大させながら、前記遷移層が形成される、請求項10に記載の方法。
【請求項１２】
前記遷移層が、700℃乃至800℃の範囲から選ばれた第1温度で開始されるように形成される、請求項12に記載の方法。
【請求項１３】
前記遷移層が、前記第1温度よりも低い25乃至100℃の範囲から選ばれた第2温度で終了するように形成される、請求項12に記載の方法。
【請求項１４】
基板上に形成されるゲート積層体；
前記ゲート積層体の横方向に対向する側面上に形成されるスペーサ；並びに、
前記基板上に形成され、かつ前記スペーサに隣接してかつ該スペーサの下部に設けられた、SiGeシード層、遷移層、及び高Ge含有層を有するソース領域及びドレイン領域；
を有するトランジスタ。
【請求項１５】
前記遷移層の下部が20乃至25原子質量%の範囲のGe含有量を有し、かつ
前記遷移層の上部が40乃至55原子質量%の範囲のGe含有量を有する、
請求項14に記載のトランジスタ。
【請求項１６】
前記低Ge含有シード層には、5.0×1019/cm3〜1.5×1020/cm3の範囲の濃度でBがドーピングされる、請求項14に記載のトランジスタ。
【請求項１７】
前記高Ge含有シード層には、2.0×1020/cm3〜3.0×1020/cm3の範囲の濃度でBがドーピングされる、請求項15に記載のトランジスタ。
【請求項１８】
前記遷移層の厚さが150Å乃至450Åの範囲から選択される、請求項15に記載のトランジスタ。
【請求項１９】
前記SiGeシード層の厚さが100Å乃至300Åの範囲から選択される、請求項18に記載のトランジスタ。
【請求項２０】
前記高Ge含有層の厚さが300Å乃至600Åの範囲から選択される、請求項19に記載のトランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公表番号】特表２０１２−５１０７２０（Ｐ２０１２−５１０７２０Ａ）
【公表日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−５３８７３２（Ｐ２０１１−５３８７３２）
【出願日】平成２１年１２月２日（２００９．１２．２）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０６６３３４
【国際公開番号】ＷＯ２０１０／０６８５３０
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
【公表日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２１年１２月２日（２００９．１２．２）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０６６３３４
【国際公開番号】ＷＯ２０１０／０６８５３０
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
[ Back to top ]