半導体基板
【課題】従来に比べ極めて薄いバッファ層を用いて、工業的に安定でかつ低コストで、基板と格子定数の異なる良質の薄膜を形成した半導体基板を提供すること。
【解決手段】基板１は、格子定数ｘを有するものである。第１の半導体層２は、基板１上に形成され、格子定数ｙを有し、少なくともＳｂを含んでいる。第２の半導体層３は、第１の半導体層２上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させものである。第３の半導体層４は、第２の半導体層３上に形成され、格子定数ｚを有するものある。これらの格子定数の関係は、ｘ＜ｚ＜ｙの関係を有している。基板１上に格子定数の異なる薄膜を形成する際に、まずＳｂを含む半導体を形成し、その上層に格子定数を変化させるためのバッファ層を形成することで、従来に比べ薄いバッファ層で結晶欠陥のない薄膜形成が可能となる。
【解決手段】基板１は、格子定数ｘを有するものである。第１の半導体層２は、基板１上に形成され、格子定数ｙを有し、少なくともＳｂを含んでいる。第２の半導体層３は、第１の半導体層２上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させものである。第３の半導体層４は、第２の半導体層３上に形成され、格子定数ｚを有するものある。これらの格子定数の関係は、ｘ＜ｚ＜ｙの関係を有している。基板１上に格子定数の異なる薄膜を形成する際に、まずＳｂを含む半導体を形成し、その上層に格子定数を変化させるためのバッファ層を形成することで、従来に比べ薄いバッファ層で結晶欠陥のない薄膜形成が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に関し、より詳細には、基板と格子定数の異なる半導体層が基板上に形成された半導体基板に関する。
【背景技術】
【０００２】
ＧａＡｓをはじめとするIII−Ｖ族の化合物半導体は、高い電子移動度を有すること、また、発光デバイスに適した直接遷移型半導体であることなどから、光デバイスや高速トランジスタに広く用いられてきた。
【０００３】
光デバイスの分野では、半導体のバンドギャップが発光、もしくは受光波長を決めるため、波長に応じて各種の材料が用いられるが、これらを形成する基板としては、大口径の基板が工業的に安定に得られることから、主としてＧａＡｓが用いられてきた。また、ＧａＡｓよりは大口径化しにくく高価ではあるが、必要とする半導体層の材料に応じて、ＩｎＰ、あるいはＧａＰ基板が用いられることもあった。
【０００４】
一方、高速トランジスタの分野では、通信データ量の増大に起因する通信周波数の高周波化や広帯域化の要求に応えるために、Ｓｉに比べ、１０倍以上の電子移動度を有するＧａＡｓの電界効果型トランジスタ（ＭＥＳＦＥＴ）や、ＧａＡｓとＡｌＧａＡｓのヘテロ構造を用いた高電子移動度トランジスタ（ＨＥＭＴ、もしくはＨＦＥＴ）などが実用化されてきた。さらには電子走行層であるＧａＡｓをより高い電子移動度を有するＩｎＧａＡｓに置き換えたＨＥＭＴも提案されてきた。
【０００５】
これらのトランジスタは、同じIII−Ｖ族であり、電気的にも絶縁性のある基板が得られるうえ、工業的に安定に、かつ低価格で大口径の基板が得られるという理由から、主としてＧａＡｓ基板を用いて製造されてきた。
【０００６】
【特許文献１】特開平５−９０３０１号公報（特許第３２００１４２号）
【非特許文献１】Ｒ．Ｅ．Ｌｅｏｎｉ、ｅｔ ａｌ、”ＧａＡｓ−ｂａｓｅｄ Ｍｅｔａｍｏｒｐｈｉｃ Ｔｅｃｈｎｏｌｏｇｙ“、ＧａＡｓ ＭＡＮＴＥＣＨ ｃｏｎｆｅｒｅｎｃｅ ２００２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、こうしたトランジスタにおける電子走行層（以下、チャネル層という）、もしくは光デバイスにおける活性層と、基板の格子定数の関係には制約があった。高速トランジスタを例にとると、電子移動度の高いチャネル層を基板上に形成する際、分子線エピタキシー法（以下、ＭＢＥ法という）、もしくは有機金属気相成長法（以下、ＭＯＣＶＤ法という）などを用いたエピタキシャル成長により形成するが、基板とチャネル層、もしくは活性層との間に格子不整合があると、薄膜成長中に応力により多結晶、もしくはアモルファス状態の薄膜となり膜質が極端に劣化する。
【０００８】
こうした問題を避けるため、これまでに主に製品化されてきたのは、基板の格子定数に実質的に格子整合する格子整合系であった。具体的には、高速トランジスタの場合、ＧａＡｓと格子整合するＡｌＧａＡｓとＧａＡｓをＧａＡｓ基板上に形成する系、もしくは格子定数に若干差があっても単結晶の薄膜が成長できる膜厚、いわゆる臨界膜厚の範囲で薄膜を形成する擬似格子整合系トランジスタとして、ＡｌＧａＡｓとＩｎＧａＡｓを用いるものである。
【０００９】
擬似格子整合系トランジスタでは、ＩｎＧａＡｓのＩｎ組成比を高くするほど電子移動度は高くなり、高周波動作には適するものの、基板との格子定数差は大きくなり、トランジスタの動作に最低限必要な膜厚をエピタキシャル成長させることができなるため、Ｉｎの組成は最大でも２０％が限界であった。従って、高速トランジスタでは、より高速動作を実現するためにはゲート長の微細化を行うしかなく、光デバイスにおいては使用できる波長に限界があった。
【００１０】
こうした問題を解決するために、基板から電子走行層、あるいは活性層に至る薄膜部分で２層間の格子不整合を緩和するための格子不整合緩和層（以下、バッファ層という）を本来基板上に形成したい薄膜と基板の間に設けることで、基板の格子定数に関係なく、任意の格子定数のチャネル層、もしくは活性層を形成するための各種の手法が検討されてきた。
【００１１】
まず、非特許文献１に開示されているように、基板の格子定数から連続的、あるいは段階的に薄膜の組成を変化させることで、格子不整合を緩和するグレーデッドバッファ層と呼ばれる手法がある。この方法は、実際の膜構造としては各種の構造があるが、共通しているのは半導体の組成を連続的、あるいは段階的に変化させることで、格子定数を変化させ、本来能動層として使用したい層（この場合は、ＩｎＡｌＡｓ／ＩｎＧａＡｓ層）の格子定数に揃ったところで、グレーデッド構造を停止し、均一な層（この場合は、ＩｎＡｌＡｓ層）を形成していくというものである。
【００１２】
そこで、以下にグレーデッドバッファ層の方式と特徴について説明する。
図１（ａ），（ｂ）は、グレーデッドバッファ層の概念図で、図１（ａ）は、連続的なグレーデッドバッファ層の場合を示し、図１（ｂ）は、段階的なグレーデッドバッファ層の場合を示している。
【００１３】
つまり、図１（ａ）は、基板側から連続的に半導体組成を変化させることで、基板の格子定数から、トランジスタであれば電子走行層として使用したい半導体層の格子定数まで連続的に変化させるものである。実際にＭＢＥ法によりこの構造を成膜する場合、変化させたい材料のセル温度、及び基板温度を変化させながら成膜を行うため、製造時の制御がしにくい場合があった。そこで、図１（ｂ）に示すように、段階的に格子定数を変化させる段階的にステップグレーデッドバッファの方法も提案されてきた。
【００１４】
これらのグレーデッドバッファ構造の特徴は、格子定数差を緩和するために発生する転移、あるいは欠陥が、基板の面に対して平行に、あるいは層状に発生することである。
【００１５】
図２は、グレーデッドバッファ層における結晶欠陥の発生を示す模式図で、図中符号２１は基板、２２はグレーデッドバッファ層、２３はチャネル層（活性層）を示している。この構造では、グレーデッドバッファ層２２の上部に形成されるトランジスタや光デバイスのチャネル層、もしくは活性層２３など、格子欠陥ａがデバイスの特性に直接影響する層まで欠陥が伸びにくいため、デバイスの特性の点では好ましい構造となる。一方で、基板２１との格子定数差が大きくなると、それに応じてグレーデッドバッファ層２２の厚さを厚くしなければならなかった。
【００１６】
何故なら、格子定数を変化させるためには、薄膜の組成を変化させる必要があるが、組成を急激に変化させるとグレーデッドバッファ層本来の特徴である格子不整合の緩和機構がうまく働かない。しかも、組成を急激に変化させるには、ＭＢＥ法であればフラックスの強度をセル温度の変化により制御するしかないため、セルの熱容量で決まる時定数以上には、変化させることはできない。このため、薄膜成長に必要な時間が長くなり、製造コストが高くなるという欠点があった。
【００１７】
これとは対照的に、例えば、特許文献1に示すように、基板上に直に格子定数の異なる薄膜層を形成し、この薄膜層で格子緩和を行う方法もある。この特許文献１に記載のものは、衛星放送の送受信用増幅素子や高速データ転送用素子として、優れた高周波特性を有するＦＥＴを提供することを目的としたもので、ＩｎＡｓと異なる格子定数を有する半導体基板上に、バッファ層として機能する第１の化合物半導体層と、電子走行層として機能するＩｎＡｓ層とを順次積層した構成を有しているものである。
【００１８】
この場合は、薄膜層中で組成の変化をさせたりしないため、構造は簡単であり、成膜条件の管理は容易になり好ましいが、格子定数差による欠陥の発生が基板に対して上方まで伸びやすく、バッファ層の厚さを厚くしても欠陥密度が下がりにくいという欠点があった。
【００１９】
図３は、単層バッファにおける結晶欠陥の発生を示す模式図で、図中符号３１は基板、３２はバッファ層、３３はチャネル層（活性層）を示している。特にトランジスタや光デバイスなど、格子欠陥ａに対して敏感なデバイスでは、バッファ層３２を厚くしても結晶欠陥に起因する特性の劣化があるため、問題となっていた。
【００２０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、従来に比べ極めて薄いバッファ層を用いて、工業的に安定に、かつ低コストで、基板と格子定数の異なる良質の薄膜を形成した半導体基板を提供することにある。
【課題を解決するための手段】
【００２１】
本発明者は、ＡｌＧａＡｓＳｂや、ＩｎＡｌＳｂ等、Ｓｂを含有する化合物半導体層が、極めて薄い層で格子定数を緩和する特長を利用し、その上層に格子定数の大きい側から小さい側にグレーデッドバッファ層を形成したとき、従来に比べ薄いバッファ層で格子欠陥の少ない良質の薄膜が形成できることを見出して本発明をなすに至った。
【００２２】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、格子定数ｘを有する基板と、該基板上に形成され、格子定数ｙを有し、少なくともＳｂを含む第１の半導体層と、該第１の半導体層上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させた第２の半導体層と、該第２の半導体層上に形成され、格子定数ｚを有する第３の半導体層を有し、前記格子定数の関係が、ｘ＜ｚ＜ｙの関係にあることを特徴とする。
【００２３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の半導体層が、ＡｌＧａＡｓＳｂであることを特徴とする。
【００２４】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記第１の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする。
【００２５】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記基板が、ＧａＡｓであることを特徴とする。
【００２６】
また、請求項５に記載の発明は、請求項１に記載の発明において、前記基板が、ＩｎＰであることを特徴とする。
【００２７】
また、請求項６に記載の発明は、請求項１に記載の発明において、前記第３の半導体層が、ＩｎＡｌＡｓであることを特徴とする。
【００２８】
また、請求項７に記載の発明は、請求項６に記載の発明において、前記第３の半導体層が、ＩｎxＡｌ1-xＡｓであって、０．２＜ｘ＜０．８であることを特徴とする。
【００２９】
また、請求項８に記載の発明は、請求項１に記載の発明において、前記第３の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする。
【発明の効果】
【００３０】
本発明の薄膜構造を用いると、基板の格子定数に対して、格子定数の大きな半導体薄膜を従来の方法より大幅に薄いバッファ層で良質の薄膜を形成することができる。このため、薄膜成長に要する時間が短縮できるだけでなく、良質の薄膜が安定して製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態について説明する。
図４は、本発明の半導体基板の基本構造を示す断面構成図で、図中符号１は基板、２は第１の半導体層、３は第２の半導体層、４は第３の半導体層を示している。
【００３２】
本発明の半導体基板は、基板１と、第１の半導体層２と、第２の半導体層３と、第３の半導体層４とからなり、基板１は、格子定数ｘを有するものである。第１の半導体層２は、基板１上に形成され、格子定数ｙを有し、少なくともＳｂを含んでいる。第２の半導体層３は、第１の半導体層２上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させものである。第３の半導体層４は、第２の半導体層３上に形成され、格子定数ｚを有するものある。そして、これらの格子定数の関係は、ｘ＜ｚ＜ｙの関係を有している。
【００３３】
基板１は、ＧａＡｓ又はＩｎＰであることが好ましいが、化合物半導体の成長に適したものであれば何でも良い。安価に大口径の基板が得られるという点で、ＧａＡｓ基板が最も好ましい。この他、基板上に形成する半導体層に応じて、ＩｎＰ基板やＧａＰ基板なども用いられる。トランジスタの場合、高周波信号の損失、寄生容量等を低減するために基板の絶縁性が高いことが要求されるため、１０7Ω・ｃｍ程度以上の半絶縁性基板が最もよく用いられる。一方、基板の導電性が必要な発光デバイスなどの場合には、ｎ型、もしくはｐ型にドープされた基板を用いることもあり、必要に応じて適宜使い分けることができる。
【００３４】
次に、第１の半導体層２は、ＡｌＧａＡｓＳｂ又はＩｎＡｌＧａＡｓＳｂであることが好ましいが、格子不整合を緩和するバッファ層としての機能を有する層であり、少なくともＳｂを含有する化合物半導体層からなる。Ｓｂを含む半導体層は、他の材料系と比べ格子緩和が早く、成長を開始してから数原子層で、エピタキシャル成長を開始し、５０ｎｍ程度の薄膜で材料の組成に応じた格子定数の薄膜が形成されるようになる。従って、第１の半導体層の厚さは、最低１原子層以上必要であり、上限は特にないが、成膜に必要な時間がかかることや、ある厚さ以上形成してもバッファ層としての機能は変わらないことから、最大１ｕｍの厚さがあれば十分である。ここに用いられる材料は、必要とするデバイスの種類により、絶縁性が必要な場合と、導電性のほうが好ましい場合とあるが、絶縁性のバッファ層として用いられるものは、ＡｌＧａＡｓＳｂ、もしくはＩｎＡｌＧａＡｓＳｂなどが好ましい。
【００３５】
また、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）や、光デバイス系のように第１の半導体層が導電性のほうが好ましい場合は、ＩｎＳｂが極めて格子緩和性に優れており、しかも抵抗も低くできることから適している。これは、最終的に形成したい薄膜層が、一般的にはＩｎＧａＡｓ系、もしくはＩｎＡｓＳｂ系であり、極力共通した元素を含有するものが好ましいためである。
【００３６】
チャネル層、あるいは活性層としてＩｎＧａＡｓ層を用いる場合は、成膜時の制御性、絶縁性の点でＡｌＧａＡｓＳｂが最も好ましい。また同様に、ＩｎＡｓＳｂ系を使う場合は、ＡｌＧａＡｓＳｂ系よりも格子定数が大きく取れるＩｎＡｌＡｓＳｂ系が好ましい。
【００３７】
特に、第１の半導体層２を薄くしたい場合は、Ａｓの組成を減らし、Ｓｂを増やしたほうがより薄い膜で格子不整合が緩和するため好ましい。このため、基板１の格子定数ｘと第１の半導体層２の格子定数ｙについて、（ｙ−ｘ）／ｘ＞０．０１の関係が成り立つ程度に格子定数差が大きい時、本発明の効果は特に顕著となる。
【００３８】
第２の半導体層３も第１の半導体層２と同様バッファ層として機能するが、格子定数ｙを有する第１の半導体層２と格子定数ｚを有する第３の半導体層４であるチャネル層、もしくは活性層に対して、格子定数ｙ近傍からｚ近傍までを連続的、あるいは段階的に変化させたグレーデッドバッファ層である。
【００３９】
図５（ａ），（ｂ）は、本発明における基板の格子定数の変化の様子を示す図で、図５（ａ）は、連続的な第２のバッファ層の場合を示し、図５（ｂ）は、段階的な第２のバッファ層の場合を示している。
【００４０】
ここであえて“近傍”としているのは、第２の半導体層３の格子定数は、必ずしも第１の半導体層２の格子定数ｙから開始しなくても良いという意味であり、図５（ａ）の点線に示すように、要求される膜質や、構造に応じて決められるためである。同様に第２の半導体層３と第３の半導体層４の界面にも格子定数の差があってもよい。いずれにしても、本発明では、基板１の格子定数ｘと第３の半導体層４の格子定数ｚがｘ＜ｚの関係にあることから、格子定数の変化の様子は、概ね図５（ａ），（ｂ）に示すような形となる。
【００４１】
従来のグレーデッドバッファ層では、基板側から次第に格子定数が大きくなるよう変化させるが、本発明では、第１の半導体層２から第３の半導体層４に向かって、格子定数が小さくなる側に変化させるところに違いがある。しかも、第１の半導体層２で第３の半導体層４の格子定数にほぼ近い格子定数になるように組成比を調整しておくことで、第２の半導体層３は、薄くすることも可能である。
【００４２】
第２の半導体層３上に形成される第３の半導体層４は、ＩｎＡｌＡｓで、ＩｎxＡｌ1-xＡｓが、０．２＜ｘ＜０．８であること又はＩｎＡｌＧａＡｓＳｂであることが好ましいが、トランジスタのチャネル層、もしくは光デバイスの活性層と実質的に格子整合する層である。従って、本発明の第３の半導体層４より上層は、必要とするデバイスに応じて設計されるものであり、上述の構成をとるものはすべて本発明の技術的範囲である。
【００４３】
次に、具体的な実施例１について以下に説明する。本発明の一例として、ＭＢＥ法により作製したトランジスタ用の半導体基板について説明する。
【００４４】
図６は、実施例１の半導体基板を示す断面構造図で、図中符号１１はＧａＡｓ基板、１２はＡｌＧａＳｂ層、１３はグレーデッド層、１４はＩｎＡｌＡｓ層、１５はＩｎＧａＡｓチャネル層、１６はＩｎＡｌＡｓ層、１７はＩｎＧａＡｓコンタクト層、ａは格子欠陥を示している。
【００４５】
まず、半絶縁性のＧａＡｓ（１００）基板１１にＡｓを照射しながら６３０℃で加熱し、表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚１００ｎｍのＧａＡｓバッファ層を成長する。次に、Ａｓを照射しながら基板温度を４６０℃に下げた後、膜厚１００ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層１２を成長する。更にその上に、基板温度を４６０℃に保持しながら膜厚６００ｎｍのグレーデッドＡｌ0.8Ｇａ0.2ＡｓxＳｂ1-x（ｘ＝０．１→０．４）層１３を成長する。このグレーデッド層１３は、Ａｓの照射量を一定に保ちつつ、Ｓｂの照射量を連続的に減少させながら成長することで、Ａｌ0.8Ｇａ0.2ＡｓxＳｂ1-x層のＡｓ組成ｘを０．１から０．４まで連続的に変化させたものである。最後に、基板温度を４６０℃に保持しながら膜厚２５０ｎｍのＩｎ0.7Ａｌ0.3Ａｓ層１４を成長し、トランジスタ用の基板を作製した。
【００４６】
本実施例では、更にこの基板上にトランジスタ用の薄膜積層体をＭＢＥ法により成長した。この薄膜積層体は、膜厚９５ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層、ＳｉとＡｓのみを照射することにより形成するデルタドープ層、膜厚５ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層１４、膜厚２０ｎｍのアンドープＩｎ0.8Ｇａ0.2Ａｓチャネル層１５、膜厚４ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層、ＳｉとＡｓのみを照射することにより形成するデルタドープ層、膜厚１２ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層１６、最後に、ＳｉをドープしたＩｎ0.8Ｇａ0.2Ａｓキャップ層（コンタクト層）１７を順次積層したものである。
【００４７】
このトランジスタ用の薄膜積層体の電気的特性をファンデルポー法により評価した結果、電子移動度は、１３５００ｃｍ2／Ｖｓ、シート抵抗２１７Ω、シート電子濃度２．１４×１０12ｃｍ-2であった。従来の方法では、これと同等の特性を得るのに、１μｍあるいは１．５μｍ以上ものバッファ層を必要としていたが、本実施例においては、グレーデッドグレーデッドＡｌ0.8Ｇａ0.2ＡｓxＳｂ1-x（ｘ＝０．１→０．４）層までのバッファ層の膜厚は７００ｎｍと非常に薄い。つまり、本発明を用いれば非常に薄いバッファ層で良好な膜特性を得ることができ、工業上非常に好ましい。
【産業上の利用可能性】
【００４８】
本発明は、高速トランジスタや発光・受光デバイスなど化合物半導体を使ったヘテロ構造、もしくはメタモルフィック構造を用いるデバイス用の半導体基板として広く応用が可能である。
【図面の簡単な説明】
【００４９】
【図１】グレーデッドバッファ層の概念図で、（ａ）は、連続的なグレーデッドバッファ層の場合を示し、（ｂ）は、段階的なグレーデッドバッファ層の場合を示している。
【図２】グレーデッドバッファ層における結晶欠陥の発生を示す模式図である。
【図３】単層バッファにおける結晶欠陥の発生を示す模式図である。
【図４】本発明の半導体基板の基本構造を示す断面構成図である。
【図５】本発明における基板の格子定数の変化の様子を示す図で、（ａ）は、連続的な第２のバッファ層の場合を示し、（ｂ）は、段階的な第２のバッファ層の場合を示している。
【図６】実施例１の半導体基板を示す断面構造図である。
【符号の説明】
【００５０】
１ 基板
２ 第１の半導体層
３ 第２の半導体層
４ 第３の半導体層
１１ ＧａＡｓ基板
１２ ＡｌＧａＳｂ層
１３ グレーデッド層
１４ ＩｎＡｌＡｓ層
１５ ＩｎＧａＡｓチャネル層
１６ ＩｎＡｌＡｓ層
１７ ＩｎＧａＡｓコンタクト層
２１，３１ 基板
２２ グレーデッドバッファ層
２３，３３ チャネル層（活性層）
３２ バッファ層
【技術分野】
【０００１】
本発明は、半導体基板に関し、より詳細には、基板と格子定数の異なる半導体層が基板上に形成された半導体基板に関する。
【背景技術】
【０００２】
ＧａＡｓをはじめとするIII−Ｖ族の化合物半導体は、高い電子移動度を有すること、また、発光デバイスに適した直接遷移型半導体であることなどから、光デバイスや高速トランジスタに広く用いられてきた。
【０００３】
光デバイスの分野では、半導体のバンドギャップが発光、もしくは受光波長を決めるため、波長に応じて各種の材料が用いられるが、これらを形成する基板としては、大口径の基板が工業的に安定に得られることから、主としてＧａＡｓが用いられてきた。また、ＧａＡｓよりは大口径化しにくく高価ではあるが、必要とする半導体層の材料に応じて、ＩｎＰ、あるいはＧａＰ基板が用いられることもあった。
【０００４】
一方、高速トランジスタの分野では、通信データ量の増大に起因する通信周波数の高周波化や広帯域化の要求に応えるために、Ｓｉに比べ、１０倍以上の電子移動度を有するＧａＡｓの電界効果型トランジスタ（ＭＥＳＦＥＴ）や、ＧａＡｓとＡｌＧａＡｓのヘテロ構造を用いた高電子移動度トランジスタ（ＨＥＭＴ、もしくはＨＦＥＴ）などが実用化されてきた。さらには電子走行層であるＧａＡｓをより高い電子移動度を有するＩｎＧａＡｓに置き換えたＨＥＭＴも提案されてきた。
【０００５】
これらのトランジスタは、同じIII−Ｖ族であり、電気的にも絶縁性のある基板が得られるうえ、工業的に安定に、かつ低価格で大口径の基板が得られるという理由から、主としてＧａＡｓ基板を用いて製造されてきた。
【０００６】
【特許文献１】特開平５−９０３０１号公報（特許第３２００１４２号）
【非特許文献１】Ｒ．Ｅ．Ｌｅｏｎｉ、ｅｔ ａｌ、”ＧａＡｓ−ｂａｓｅｄ Ｍｅｔａｍｏｒｐｈｉｃ Ｔｅｃｈｎｏｌｏｇｙ“、ＧａＡｓ ＭＡＮＴＥＣＨ ｃｏｎｆｅｒｅｎｃｅ ２００２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、こうしたトランジスタにおける電子走行層（以下、チャネル層という）、もしくは光デバイスにおける活性層と、基板の格子定数の関係には制約があった。高速トランジスタを例にとると、電子移動度の高いチャネル層を基板上に形成する際、分子線エピタキシー法（以下、ＭＢＥ法という）、もしくは有機金属気相成長法（以下、ＭＯＣＶＤ法という）などを用いたエピタキシャル成長により形成するが、基板とチャネル層、もしくは活性層との間に格子不整合があると、薄膜成長中に応力により多結晶、もしくはアモルファス状態の薄膜となり膜質が極端に劣化する。
【０００８】
こうした問題を避けるため、これまでに主に製品化されてきたのは、基板の格子定数に実質的に格子整合する格子整合系であった。具体的には、高速トランジスタの場合、ＧａＡｓと格子整合するＡｌＧａＡｓとＧａＡｓをＧａＡｓ基板上に形成する系、もしくは格子定数に若干差があっても単結晶の薄膜が成長できる膜厚、いわゆる臨界膜厚の範囲で薄膜を形成する擬似格子整合系トランジスタとして、ＡｌＧａＡｓとＩｎＧａＡｓを用いるものである。
【０００９】
擬似格子整合系トランジスタでは、ＩｎＧａＡｓのＩｎ組成比を高くするほど電子移動度は高くなり、高周波動作には適するものの、基板との格子定数差は大きくなり、トランジスタの動作に最低限必要な膜厚をエピタキシャル成長させることができなるため、Ｉｎの組成は最大でも２０％が限界であった。従って、高速トランジスタでは、より高速動作を実現するためにはゲート長の微細化を行うしかなく、光デバイスにおいては使用できる波長に限界があった。
【００１０】
こうした問題を解決するために、基板から電子走行層、あるいは活性層に至る薄膜部分で２層間の格子不整合を緩和するための格子不整合緩和層（以下、バッファ層という）を本来基板上に形成したい薄膜と基板の間に設けることで、基板の格子定数に関係なく、任意の格子定数のチャネル層、もしくは活性層を形成するための各種の手法が検討されてきた。
【００１１】
まず、非特許文献１に開示されているように、基板の格子定数から連続的、あるいは段階的に薄膜の組成を変化させることで、格子不整合を緩和するグレーデッドバッファ層と呼ばれる手法がある。この方法は、実際の膜構造としては各種の構造があるが、共通しているのは半導体の組成を連続的、あるいは段階的に変化させることで、格子定数を変化させ、本来能動層として使用したい層（この場合は、ＩｎＡｌＡｓ／ＩｎＧａＡｓ層）の格子定数に揃ったところで、グレーデッド構造を停止し、均一な層（この場合は、ＩｎＡｌＡｓ層）を形成していくというものである。
【００１２】
そこで、以下にグレーデッドバッファ層の方式と特徴について説明する。
図１（ａ），（ｂ）は、グレーデッドバッファ層の概念図で、図１（ａ）は、連続的なグレーデッドバッファ層の場合を示し、図１（ｂ）は、段階的なグレーデッドバッファ層の場合を示している。
【００１３】
つまり、図１（ａ）は、基板側から連続的に半導体組成を変化させることで、基板の格子定数から、トランジスタであれば電子走行層として使用したい半導体層の格子定数まで連続的に変化させるものである。実際にＭＢＥ法によりこの構造を成膜する場合、変化させたい材料のセル温度、及び基板温度を変化させながら成膜を行うため、製造時の制御がしにくい場合があった。そこで、図１（ｂ）に示すように、段階的に格子定数を変化させる段階的にステップグレーデッドバッファの方法も提案されてきた。
【００１４】
これらのグレーデッドバッファ構造の特徴は、格子定数差を緩和するために発生する転移、あるいは欠陥が、基板の面に対して平行に、あるいは層状に発生することである。
【００１５】
図２は、グレーデッドバッファ層における結晶欠陥の発生を示す模式図で、図中符号２１は基板、２２はグレーデッドバッファ層、２３はチャネル層（活性層）を示している。この構造では、グレーデッドバッファ層２２の上部に形成されるトランジスタや光デバイスのチャネル層、もしくは活性層２３など、格子欠陥ａがデバイスの特性に直接影響する層まで欠陥が伸びにくいため、デバイスの特性の点では好ましい構造となる。一方で、基板２１との格子定数差が大きくなると、それに応じてグレーデッドバッファ層２２の厚さを厚くしなければならなかった。
【００１６】
何故なら、格子定数を変化させるためには、薄膜の組成を変化させる必要があるが、組成を急激に変化させるとグレーデッドバッファ層本来の特徴である格子不整合の緩和機構がうまく働かない。しかも、組成を急激に変化させるには、ＭＢＥ法であればフラックスの強度をセル温度の変化により制御するしかないため、セルの熱容量で決まる時定数以上には、変化させることはできない。このため、薄膜成長に必要な時間が長くなり、製造コストが高くなるという欠点があった。
【００１７】
これとは対照的に、例えば、特許文献1に示すように、基板上に直に格子定数の異なる薄膜層を形成し、この薄膜層で格子緩和を行う方法もある。この特許文献１に記載のものは、衛星放送の送受信用増幅素子や高速データ転送用素子として、優れた高周波特性を有するＦＥＴを提供することを目的としたもので、ＩｎＡｓと異なる格子定数を有する半導体基板上に、バッファ層として機能する第１の化合物半導体層と、電子走行層として機能するＩｎＡｓ層とを順次積層した構成を有しているものである。
【００１８】
この場合は、薄膜層中で組成の変化をさせたりしないため、構造は簡単であり、成膜条件の管理は容易になり好ましいが、格子定数差による欠陥の発生が基板に対して上方まで伸びやすく、バッファ層の厚さを厚くしても欠陥密度が下がりにくいという欠点があった。
【００１９】
図３は、単層バッファにおける結晶欠陥の発生を示す模式図で、図中符号３１は基板、３２はバッファ層、３３はチャネル層（活性層）を示している。特にトランジスタや光デバイスなど、格子欠陥ａに対して敏感なデバイスでは、バッファ層３２を厚くしても結晶欠陥に起因する特性の劣化があるため、問題となっていた。
【００２０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、従来に比べ極めて薄いバッファ層を用いて、工業的に安定に、かつ低コストで、基板と格子定数の異なる良質の薄膜を形成した半導体基板を提供することにある。
【課題を解決するための手段】
【００２１】
本発明者は、ＡｌＧａＡｓＳｂや、ＩｎＡｌＳｂ等、Ｓｂを含有する化合物半導体層が、極めて薄い層で格子定数を緩和する特長を利用し、その上層に格子定数の大きい側から小さい側にグレーデッドバッファ層を形成したとき、従来に比べ薄いバッファ層で格子欠陥の少ない良質の薄膜が形成できることを見出して本発明をなすに至った。
【００２２】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、格子定数ｘを有する基板と、該基板上に形成され、格子定数ｙを有し、少なくともＳｂを含む第１の半導体層と、該第１の半導体層上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させた第２の半導体層と、該第２の半導体層上に形成され、格子定数ｚを有する第３の半導体層を有し、前記格子定数の関係が、ｘ＜ｚ＜ｙの関係にあることを特徴とする。
【００２３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１の半導体層が、ＡｌＧａＡｓＳｂであることを特徴とする。
【００２４】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記第１の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする。
【００２５】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記基板が、ＧａＡｓであることを特徴とする。
【００２６】
また、請求項５に記載の発明は、請求項１に記載の発明において、前記基板が、ＩｎＰであることを特徴とする。
【００２７】
また、請求項６に記載の発明は、請求項１に記載の発明において、前記第３の半導体層が、ＩｎＡｌＡｓであることを特徴とする。
【００２８】
また、請求項７に記載の発明は、請求項６に記載の発明において、前記第３の半導体層が、ＩｎxＡｌ1-xＡｓであって、０．２＜ｘ＜０．８であることを特徴とする。
【００２９】
また、請求項８に記載の発明は、請求項１に記載の発明において、前記第３の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする。
【発明の効果】
【００３０】
本発明の薄膜構造を用いると、基板の格子定数に対して、格子定数の大きな半導体薄膜を従来の方法より大幅に薄いバッファ層で良質の薄膜を形成することができる。このため、薄膜成長に要する時間が短縮できるだけでなく、良質の薄膜が安定して製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態について説明する。
図４は、本発明の半導体基板の基本構造を示す断面構成図で、図中符号１は基板、２は第１の半導体層、３は第２の半導体層、４は第３の半導体層を示している。
【００３２】
本発明の半導体基板は、基板１と、第１の半導体層２と、第２の半導体層３と、第３の半導体層４とからなり、基板１は、格子定数ｘを有するものである。第１の半導体層２は、基板１上に形成され、格子定数ｙを有し、少なくともＳｂを含んでいる。第２の半導体層３は、第１の半導体層２上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させものである。第３の半導体層４は、第２の半導体層３上に形成され、格子定数ｚを有するものある。そして、これらの格子定数の関係は、ｘ＜ｚ＜ｙの関係を有している。
【００３３】
基板１は、ＧａＡｓ又はＩｎＰであることが好ましいが、化合物半導体の成長に適したものであれば何でも良い。安価に大口径の基板が得られるという点で、ＧａＡｓ基板が最も好ましい。この他、基板上に形成する半導体層に応じて、ＩｎＰ基板やＧａＰ基板なども用いられる。トランジスタの場合、高周波信号の損失、寄生容量等を低減するために基板の絶縁性が高いことが要求されるため、１０7Ω・ｃｍ程度以上の半絶縁性基板が最もよく用いられる。一方、基板の導電性が必要な発光デバイスなどの場合には、ｎ型、もしくはｐ型にドープされた基板を用いることもあり、必要に応じて適宜使い分けることができる。
【００３４】
次に、第１の半導体層２は、ＡｌＧａＡｓＳｂ又はＩｎＡｌＧａＡｓＳｂであることが好ましいが、格子不整合を緩和するバッファ層としての機能を有する層であり、少なくともＳｂを含有する化合物半導体層からなる。Ｓｂを含む半導体層は、他の材料系と比べ格子緩和が早く、成長を開始してから数原子層で、エピタキシャル成長を開始し、５０ｎｍ程度の薄膜で材料の組成に応じた格子定数の薄膜が形成されるようになる。従って、第１の半導体層の厚さは、最低１原子層以上必要であり、上限は特にないが、成膜に必要な時間がかかることや、ある厚さ以上形成してもバッファ層としての機能は変わらないことから、最大１ｕｍの厚さがあれば十分である。ここに用いられる材料は、必要とするデバイスの種類により、絶縁性が必要な場合と、導電性のほうが好ましい場合とあるが、絶縁性のバッファ層として用いられるものは、ＡｌＧａＡｓＳｂ、もしくはＩｎＡｌＧａＡｓＳｂなどが好ましい。
【００３５】
また、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）や、光デバイス系のように第１の半導体層が導電性のほうが好ましい場合は、ＩｎＳｂが極めて格子緩和性に優れており、しかも抵抗も低くできることから適している。これは、最終的に形成したい薄膜層が、一般的にはＩｎＧａＡｓ系、もしくはＩｎＡｓＳｂ系であり、極力共通した元素を含有するものが好ましいためである。
【００３６】
チャネル層、あるいは活性層としてＩｎＧａＡｓ層を用いる場合は、成膜時の制御性、絶縁性の点でＡｌＧａＡｓＳｂが最も好ましい。また同様に、ＩｎＡｓＳｂ系を使う場合は、ＡｌＧａＡｓＳｂ系よりも格子定数が大きく取れるＩｎＡｌＡｓＳｂ系が好ましい。
【００３７】
特に、第１の半導体層２を薄くしたい場合は、Ａｓの組成を減らし、Ｓｂを増やしたほうがより薄い膜で格子不整合が緩和するため好ましい。このため、基板１の格子定数ｘと第１の半導体層２の格子定数ｙについて、（ｙ−ｘ）／ｘ＞０．０１の関係が成り立つ程度に格子定数差が大きい時、本発明の効果は特に顕著となる。
【００３８】
第２の半導体層３も第１の半導体層２と同様バッファ層として機能するが、格子定数ｙを有する第１の半導体層２と格子定数ｚを有する第３の半導体層４であるチャネル層、もしくは活性層に対して、格子定数ｙ近傍からｚ近傍までを連続的、あるいは段階的に変化させたグレーデッドバッファ層である。
【００３９】
図５（ａ），（ｂ）は、本発明における基板の格子定数の変化の様子を示す図で、図５（ａ）は、連続的な第２のバッファ層の場合を示し、図５（ｂ）は、段階的な第２のバッファ層の場合を示している。
【００４０】
ここであえて“近傍”としているのは、第２の半導体層３の格子定数は、必ずしも第１の半導体層２の格子定数ｙから開始しなくても良いという意味であり、図５（ａ）の点線に示すように、要求される膜質や、構造に応じて決められるためである。同様に第２の半導体層３と第３の半導体層４の界面にも格子定数の差があってもよい。いずれにしても、本発明では、基板１の格子定数ｘと第３の半導体層４の格子定数ｚがｘ＜ｚの関係にあることから、格子定数の変化の様子は、概ね図５（ａ），（ｂ）に示すような形となる。
【００４１】
従来のグレーデッドバッファ層では、基板側から次第に格子定数が大きくなるよう変化させるが、本発明では、第１の半導体層２から第３の半導体層４に向かって、格子定数が小さくなる側に変化させるところに違いがある。しかも、第１の半導体層２で第３の半導体層４の格子定数にほぼ近い格子定数になるように組成比を調整しておくことで、第２の半導体層３は、薄くすることも可能である。
【００４２】
第２の半導体層３上に形成される第３の半導体層４は、ＩｎＡｌＡｓで、ＩｎxＡｌ1-xＡｓが、０．２＜ｘ＜０．８であること又はＩｎＡｌＧａＡｓＳｂであることが好ましいが、トランジスタのチャネル層、もしくは光デバイスの活性層と実質的に格子整合する層である。従って、本発明の第３の半導体層４より上層は、必要とするデバイスに応じて設計されるものであり、上述の構成をとるものはすべて本発明の技術的範囲である。
【００４３】
次に、具体的な実施例１について以下に説明する。本発明の一例として、ＭＢＥ法により作製したトランジスタ用の半導体基板について説明する。
【００４４】
図６は、実施例１の半導体基板を示す断面構造図で、図中符号１１はＧａＡｓ基板、１２はＡｌＧａＳｂ層、１３はグレーデッド層、１４はＩｎＡｌＡｓ層、１５はＩｎＧａＡｓチャネル層、１６はＩｎＡｌＡｓ層、１７はＩｎＧａＡｓコンタクト層、ａは格子欠陥を示している。
【００４５】
まず、半絶縁性のＧａＡｓ（１００）基板１１にＡｓを照射しながら６３０℃で加熱し、表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚１００ｎｍのＧａＡｓバッファ層を成長する。次に、Ａｓを照射しながら基板温度を４６０℃に下げた後、膜厚１００ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層１２を成長する。更にその上に、基板温度を４６０℃に保持しながら膜厚６００ｎｍのグレーデッドＡｌ0.8Ｇａ0.2ＡｓxＳｂ1-x（ｘ＝０．１→０．４）層１３を成長する。このグレーデッド層１３は、Ａｓの照射量を一定に保ちつつ、Ｓｂの照射量を連続的に減少させながら成長することで、Ａｌ0.8Ｇａ0.2ＡｓxＳｂ1-x層のＡｓ組成ｘを０．１から０．４まで連続的に変化させたものである。最後に、基板温度を４６０℃に保持しながら膜厚２５０ｎｍのＩｎ0.7Ａｌ0.3Ａｓ層１４を成長し、トランジスタ用の基板を作製した。
【００４６】
本実施例では、更にこの基板上にトランジスタ用の薄膜積層体をＭＢＥ法により成長した。この薄膜積層体は、膜厚９５ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層、ＳｉとＡｓのみを照射することにより形成するデルタドープ層、膜厚５ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層１４、膜厚２０ｎｍのアンドープＩｎ0.8Ｇａ0.2Ａｓチャネル層１５、膜厚４ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層、ＳｉとＡｓのみを照射することにより形成するデルタドープ層、膜厚１２ｎｍのアンドープＩｎ0.7Ａｌ0.3Ａｓ層１６、最後に、ＳｉをドープしたＩｎ0.8Ｇａ0.2Ａｓキャップ層（コンタクト層）１７を順次積層したものである。
【００４７】
このトランジスタ用の薄膜積層体の電気的特性をファンデルポー法により評価した結果、電子移動度は、１３５００ｃｍ2／Ｖｓ、シート抵抗２１７Ω、シート電子濃度２．１４×１０12ｃｍ-2であった。従来の方法では、これと同等の特性を得るのに、１μｍあるいは１．５μｍ以上ものバッファ層を必要としていたが、本実施例においては、グレーデッドグレーデッドＡｌ0.8Ｇａ0.2ＡｓxＳｂ1-x（ｘ＝０．１→０．４）層までのバッファ層の膜厚は７００ｎｍと非常に薄い。つまり、本発明を用いれば非常に薄いバッファ層で良好な膜特性を得ることができ、工業上非常に好ましい。
【産業上の利用可能性】
【００４８】
本発明は、高速トランジスタや発光・受光デバイスなど化合物半導体を使ったヘテロ構造、もしくはメタモルフィック構造を用いるデバイス用の半導体基板として広く応用が可能である。
【図面の簡単な説明】
【００４９】
【図１】グレーデッドバッファ層の概念図で、（ａ）は、連続的なグレーデッドバッファ層の場合を示し、（ｂ）は、段階的なグレーデッドバッファ層の場合を示している。
【図２】グレーデッドバッファ層における結晶欠陥の発生を示す模式図である。
【図３】単層バッファにおける結晶欠陥の発生を示す模式図である。
【図４】本発明の半導体基板の基本構造を示す断面構成図である。
【図５】本発明における基板の格子定数の変化の様子を示す図で、（ａ）は、連続的な第２のバッファ層の場合を示し、（ｂ）は、段階的な第２のバッファ層の場合を示している。
【図６】実施例１の半導体基板を示す断面構造図である。
【符号の説明】
【００５０】
１ 基板
２ 第１の半導体層
３ 第２の半導体層
４ 第３の半導体層
１１ ＧａＡｓ基板
１２ ＡｌＧａＳｂ層
１３ グレーデッド層
１４ ＩｎＡｌＡｓ層
１５ ＩｎＧａＡｓチャネル層
１６ ＩｎＡｌＡｓ層
１７ ＩｎＧａＡｓコンタクト層
２１，３１ 基板
２２ グレーデッドバッファ層
２３，３３ チャネル層（活性層）
３２ バッファ層
【特許請求の範囲】
【請求項１】
格子定数ｘを有する基板と、
該基板上に形成され、格子定数ｙを有し、少なくともＳｂを含む第１の半導体層と、
該第１の半導体層上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させた第２の半導体層と、
該第２の半導体層上に形成され、格子定数ｚを有する第３の半導体層を有し、
前記格子定数の関係が、ｘ＜ｚ＜ｙの関係にあることを特徴とする半導体基板。
【請求項２】
前記第１の半導体層が、ＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記第１の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【請求項４】
前記基板が、ＧａＡｓであることを特徴とする請求項１に記載の半導体基板。
【請求項５】
前記基板が、ＩｎＰであることを特徴とする請求項１に記載の半導体基板。
【請求項６】
前記第３の半導体層が、ＩｎＡｌＡｓであることを特徴とする請求項１に記載の半導体基板。
【請求項７】
前記第３の半導体層が、ＩｎxＡｌ1-xＡｓであって、０．２＜ｘ＜０．８であることを特徴とする請求項６に記載の半導体基板。
【請求項８】
前記第３の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【請求項１】
格子定数ｘを有する基板と、
該基板上に形成され、格子定数ｙを有し、少なくともＳｂを含む第１の半導体層と、
該第１の半導体層上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させた第２の半導体層と、
該第２の半導体層上に形成され、格子定数ｚを有する第３の半導体層を有し、
前記格子定数の関係が、ｘ＜ｚ＜ｙの関係にあることを特徴とする半導体基板。
【請求項２】
前記第１の半導体層が、ＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記第１の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【請求項４】
前記基板が、ＧａＡｓであることを特徴とする請求項１に記載の半導体基板。
【請求項５】
前記基板が、ＩｎＰであることを特徴とする請求項１に記載の半導体基板。
【請求項６】
前記第３の半導体層が、ＩｎＡｌＡｓであることを特徴とする請求項１に記載の半導体基板。
【請求項７】
前記第３の半導体層が、ＩｎxＡｌ1-xＡｓであって、０．２＜ｘ＜０．８であることを特徴とする請求項６に記載の半導体基板。
【請求項８】
前記第３の半導体層が、ＩｎＡｌＧａＡｓＳｂであることを特徴とする請求項１に記載の半導体基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２４２１２４（Ｐ２００９−２４２１２４Ａ）
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願番号】特願２００８−８７３９６（Ｐ２００８−８７３９６）
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２１年１０月２２日（２００９．１０．２２）
【国際特許分類】
【出願日】平成２０年３月２８日（２００８．３．２８）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]