半導体装置およびその作製方法
【課題】高い開口率を有し、安定した電気的特性を有する薄膜トランジスタを有する、信頼性のよい表示装置を作製し、提供することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、ゲート電極層、ソース電極層、及びドレイン電極層を透光性の導電膜を用いて作製し、開口率を向上させる。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、ゲート電極層、ソース電極層、及びドレイン電極層を透光性の導電膜を用いて作製し、開口率を向上させる。
【発明の詳細な説明】
【技術分野】
【０００１】
薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
電気光学素子の透明電極に対する金属補助配線の配線方法として、透明電極の上下どちらかで、透明電極と導通がとれるように金属補助配線と透明電極が重なるように配線されるものが知られている（特許文献１参照）。
【０００４】
アクティブマトリクス基板に設けられる付加容量用電極をＩＴＯ、ＳｎＯ２等の透光性を有する導電膜からなるものとし、付加容量用電極の電気抵抗を小さくするために、金属膜から成る補助配線を付加容量用電極に接して設ける構成が知られている（特許文献２参照）。
【０００５】
非晶質酸化物半導体膜を用いた電界効果型トランジスタにおいて、ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料は、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極などを用いることができ、それらを２層以上積層して接触抵抗を低減し、界面強度を向上させてもよいことが知られている（特許文献３参照）。
【０００６】
アモルファス酸化物半導体を用いるトランジスタのソース電極、ドレイン電極およびゲート電極、補助容量電極の材料として、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）等の酸化物材料を用いることができ、ゲート電極、ソース電極及びドレイン電極の材料は、全て同じでもよく、異なっても良いことが知られている（特許文献４、特許文献５参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−８２２２１号公報
【特許文献２】特開平２−３１０５３６号公報
【特許文献３】特開２００８−２４３９２８号公報
【特許文献４】特開２００７−１０９９１８号公報
【特許文献５】特開２００７−１１５８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の酸化物半導体を用いた表示パネルは、単に電極材料として透光性を有する導電膜を用いたのみであった。そのため、開口率を向上させることができなかった。また、金属酸化物を用いて表示装置を構成するに当たり、信頼性について考慮されていなかった。
【０００９】
そこで、本発明の一態様は、金属酸化物を用いて構成される表示装置において、開口率を向上させつつ、信頼性を向上させることを目的の一とする。
【課題を解決するための手段】
【００１０】
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【００１１】
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に金属酸化物からなるゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化させた酸化物半導体層上に金属酸化物からなるソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層上に金属酸化物からなる画素電極層を形成することを特徴とする半導体装置の作製方法である。
【００１２】
脱水化または脱水素化は、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の歪み点未満の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
【００１３】
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導体層に対して昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても、水の２つのピークのうち少なくとも３００℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
【００１４】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下げ、好ましくは１００℃以下まで徐冷を行う。
【００１５】
また、加熱温度Ｔから温度を下げる際のガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。
【００１６】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気的特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００１７】
本明細書では、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００１８】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った場合、Ｉ型であった酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言える。これにより、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
【００１９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った後、雰囲気を切り替えて酸素雰囲気で徐冷を行う場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸素雰囲気での徐冷により酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させることができる。
【００２０】
また、酸素雰囲気で脱水化または脱水素化のための加熱処理を行なう場合、酸化物半導体層中の水分が抜け、同時に酸素過剰な状態とすることができる。
【００２１】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００２２】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００２３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化の工程を経ることは有効である。
【００２４】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行った場合、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質な状態から微結晶膜または多結晶膜となる場合もある。また、酸化物半導体層が一部結晶化、例えば非晶質構造の中に結晶粒（ナノクリスタル）を含む場合もある。微結晶膜または多結晶膜となる場合であっても、酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させることができるのであれば、ＴＦＴとしてスイッチング特性を得ることができる。
【００２５】
ただし、ＴＦＴのオフ電流を低減して低消費電力化を図るには、酸化物半導体層は非晶質な状態（アモルファス状態とも呼ぶ）であることが好ましい。
【００２６】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００２７】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な状態とするため、酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００２８】
なお、本明細書中で用いるオフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【００２９】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物としては、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる配線層または電極層に酸化珪素を含ませてもよい。
【００３０】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化物半導体膜中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミニウムの組成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大きい。なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【００３１】
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に可視光に対して透光性を有する導電膜を用いることによって表示装置の開口率を向上させることができる。また、酸化物半導体層も透光性を有する材料を用いれば、さらなる開口率の向上を図ることができる。薄膜トランジスタの構成部材（配線及び半導体層）に透光性を有する膜を用いることで、特に小型の液晶表示装置において、走査線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
【００３２】
また、発光表示装置においても、薄膜トランジスタの構成部材（配線及び半導体層）に透光性を有する膜を用いることで、１つの画素に複数の薄膜トランジスタを配置しても、高い開口率を実現することができる。発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を電気的に接続させる箇所を有している。例えば、発光表示装置においても一つの画素に２〜７個の薄膜トランジスタ、さらに保持容量を有していても、薄膜トランジスタ及び保持容量が透光性を有しているため、高い開口率を実現することができる。
【００３３】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（またはエッチングガス）に要するコストを低減することができ、結果として製造コストを削減することができる。
【００３４】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜厚を有する膜を指し、その膜は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【００３５】
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層の膜厚は、膜厚３０ｎｍ以上２００ｎｍ以下とし、可視光に対して透光性を有する、または半透明である膜厚を選択すればよい。
【００３６】
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく、ゲート絶縁層と酸化物半導体膜を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００３７】
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタ法で行う第１の処理工程からＰＣＶＤ法またはスパッタ法で行う第２の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中、不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）、または酸素雰囲気で制御されていることを言う。連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行うことができる。
【００３８】
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うことは本明細書における連続処理の範囲にあるとする。
【００３９】
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
【００４０】
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続処理の範囲にあるとする。
【００４１】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当てはまらないとする。
【００４２】
また、上記作製方法で得られる構成は、絶縁表面を有する基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層と、保護絶縁層上に金属酸化物からなる画素電極層とを有し、ゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、保護絶縁層、及び画素電極層は透光性を有し、画素電極層は、酸化物半導体層及びゲート電極層と重なる半導体装置である。
【００４３】
上記構成は、上記課題の少なくとも一つを解決する。
【００４４】
上記構成において、画素電極層は、酸化物半導体層及びゲート電極層と重なるが、重なった領域も表示領域として利用することができ、高い開口率を実現する。また、酸化物半導体層及びゲート電極層と重なる画素電極層は、隣接する画素の画素電極層であってもよい。即ち、酸化物半導体層が、ソース電極層及びドレイン電極層を介して電気的に接続する画素電極層は、酸化物半導体層のチャネル形成領域と重なっておらず、隣接する画素の画素電極層が重なる構成とすることができる。
【００４５】
また、ＦＰＣなどの外部端子と接続する端子電極が複数並べて配置される端子部には、端子電極をゲート電極層、ソース電極層、ドレイン電極層、または画素電極層と同じ材料、同じ工程で形成することができる。
【００４６】
また、液晶表示装置または発光表示装置の画素部の保持容量は、ゲート絶縁層を誘電体として、可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透光性を有する導電材料からなる容量電極層とで形成する。なお、この場合の容量配線層は、ゲート電極層と同じ材料、同じ工程で形成することができる。また、容量電極層は、ソース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
【００４７】
また、液晶表示装置または発光表示装置の画素部の保持容量は、保護絶縁層を誘電体として可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透光性を有する導電材料からなる画素電極層とで形成してもよい。この場合の容量配線層は、ソース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
【００４８】
また、薄膜トランジスタを有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。
【００４９】
また、上述した液晶表示装置としては、特に限定されず、ＴＮ液晶、ＩＰＳ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ− Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。具体的には、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置する対向基板の箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセル駆動と呼ばれる。なお、凸部は、対向基板または素子基板の一方または両方に設けてもよく、放射状に液晶分子を配向させ、配向規制力を向上させる。
【００５０】
また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧のかかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化してもよい。
【００５１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【発明の効果】
【００５２】
表示装置の画素部において、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、走査線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一態様を示す工程断面図である。
【図２】本発明の一態様を示す平面図及び断面図である。
【図３】本発明の一態様を示す工程断面図である。
【図４】本発明の一態様を示す工程断面図である。
【図５】本発明の一態様を示す工程断面図である。
【図６】本発明の一態様を示す平面図及び断面図である。
【図７】本発明の一態様を示す工程断面図及び平面図である。
【図８】本発明の一態様を示す工程断面図である。
【図９】本発明の一態様を示す工程断面図である。
【図１０】本発明の一態様を示す平面図である。
【図１１】本発明の一態様を示す平面図である。
【図１２】本発明の一態様を示す断面図及び平面図である。
【図１３】本発明の一態様を示す斜視図である。
【図１４】本発明の一態様を示すブロック図である。
【図１５】本発明の一態様を示すタイミングチャートである。
【図１６】半導体装置の画素等価回路を説明する図である。
【図１７】半導体装置を説明する図である。
【図１８】半導体装置を説明する図である。
【図１９】半導体装置を説明する図である。
【図２０】半導体装置を説明する図である。
【発明を実施するための形態】
【００５４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００５５】
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。図２（Ｂ）に示す薄膜トランジスタ４７０は、チャネルエッチ型と呼ばれる構造の一つである。
【００５６】
図２（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体層４０３に接する酸化物絶縁膜４０７が設けられている。
【００５７】
また、絶縁表面を有する基板４００、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物絶縁膜４０７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジスタ４７０は透光性を有し、表示装置の画素部において薄膜トランジスタ４７０を配置する場合、開口率を向上させることができる。
【００５８】
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われる。脱水化または脱水素化のための加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の信頼性の向上に繋がる。
【００５９】
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び酸化物半導体層４０３の上下に接して設けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水分などの不純物を低減する。
【００６０】
以下、図１（Ａ）乃至（Ｃ）に図２（Ｂ）に示した薄膜トランジスタ４７０の作製工程の断面図を示す。
【００６１】
図１（Ａ）において、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。
【００６２】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を有する基板４００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００６３】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００６４】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００６５】
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６６】
ゲート電極層４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。ゲート電極層４０１に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【００６７】
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
【００６８】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００６９】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【００７０】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７１】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
【００７２】
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、ゲート絶縁層４０２及び酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなくゲート絶縁層４０２及び酸化物半導体膜を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００７３】
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図１（Ａ）参照。）。
【００７４】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して酸素雰囲気下において加熱処理を行った後、酸素雰囲気下で徐冷を行い、第２の酸化物半導体層４３１とする（図１（Ｂ）参照。）。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。酸化物半導体層を酸素雰囲気下で加熱処理することで、酸化物半導体層に含まれる水などの不純物を除去することができ、同時に第２の酸化物半導体層４３１を酸素過剰な状態とする。第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
【００７５】
なお、第１の加熱処理においては、酸素ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７６】
第１の加熱処理は０．５時間以上１０時間以下の範囲内で行い、電気炉の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【００７７】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００７８】
また、第１の加熱処理は、電気炉を用いた加熱方法の他に、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。
【００７９】
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、酸素ガスが充填され、且つ４００℃以上、基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱する。次に、酸素ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記第１の加熱処理が行われた基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００８０】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８１】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【００８２】
次いで、ゲート絶縁層４０２、及び第２の酸化物半導体層４３１上に導電膜を形成する。導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【００８３】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【００８４】
次いで、第２の酸化物半導体層４３１、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【００８５】
次いで、酸化物半導体層４０３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成し、薄膜トランジスタ４７０を作製することができる（図１（Ｃ）参照。）。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜や窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【００８６】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。
【００８７】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４７０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することができる。
【００８８】
（実施の形態２）
実施の形態１と異なる半導体装置及び半導体装置の作製方法を図３を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【００８９】
図３（Ａ）乃至（Ｄ）に薄膜トランジスタ４８０の作製工程の断面図を示す。図３（Ｄ）に示す薄膜トランジスタ４８０は、逆コプラナ型（ボトムコンタクト型）とも呼ばれる構造の一つである。
【００９０】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
【００９１】
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【００９２】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図３（Ａ）参照。）。なお、図３（Ａ）は、図１（Ａ）と同一である。
【００９３】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下或いは減圧下において加熱処理を行い、第２の酸化物半導体層４４２とする（図３（Ｂ）参照。）。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層（第２の酸化物半導体層４４２）とすることができる。
【００９４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、基板を導入した電気炉内を窒素雰囲気下で、３５０℃以上６００℃以下、好ましくは４００℃以上に加熱して脱水化または脱水素化を行った後、窒素または希ガスのチャンバーへの導入を止めると共に、ヒーターをオフ状態にする。
【００９５】
加熱後は、酸素雰囲気下で徐冷を行い、第３の酸化物半導体層４８１とする（図３（Ｃ）参照。）。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで酸素雰囲気下で徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで酸素雰囲気下で徐冷を行い、加熱処理装置から基板を取り出す。本実施の形態では、電気炉のヒーターをオフ状態とした後、酸素を電気炉内に導入し、徐々に冷却する。導入する酸素に、水、水素などの不純物が含まれないことが好ましい。または、ガス供給源からチャンバー内に導入する酸素の純度を６Ｎ以下、好ましくは７Ｎ以下、（即ち、酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００９６】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００９７】
なお、減圧下で第１の加熱処理を行った場合は、加熱処理後に電気炉内に酸素を流して圧力を大気圧に戻して冷却すればよい。
【００９８】
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ４００℃以上、基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素または希ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記第１の加熱処理が行われた基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００９９】
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１００】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１０１】
次いで、ゲート絶縁層４０２、第３の酸化物半導体層４８１上に導電膜を形成する。
【０１０２】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１０３】
次いで、第３の酸化物半導体層４８１、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層４８３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１０４】
次いで、酸化物半導体層４８３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成し、薄膜トランジスタ４８０を作製することができる（図３（Ｄ）参照。）。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【０１０５】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。
【０１０６】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４８０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４８３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４８０の電気的特性のばらつきを軽減することができる。
【０１０７】
本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１０８】
（実施の形態３）
実施の形態１及び実施の形態２と異なる半導体装置及び半導体装置の作製方法を図４を用いて説明する。実施の形態１及び実施の形態２と同一部分または同様な機能を有する部分、及び工程は、実施の形態１及び実施の形態２と同様に行うことができ、繰り返しの説明は省略する。
【０１０９】
図４（Ａ）乃至（Ｃ）に薄膜トランジスタ４４０の作製工程の断面図を示す。図４（Ｃ）に示す薄膜トランジスタ４４０は、チャネルストップ型と呼ばれる構造の一つである。
【０１１０】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
【０１１１】
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【０１１２】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図４（Ａ）参照。）。なお、図４（Ａ）は、図１（Ａ）と同一である。
【０１１３】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下或いは減圧下において加熱処理及び徐冷を行い、第２の酸化物半導体層４４４とする（図４（Ｂ）参照。）。
【０１１４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、基板を導入した電気炉内を窒素雰囲気下で、３５０℃以上６００℃以下、好ましくは４００℃以上に加熱して脱水化または脱水素化を行った後、ヒーターをオフ状態にし、徐々に冷却する。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加熱処理及び徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層（第２の酸化物半導体層４４４）とすることができる。
【０１１５】
なお、減圧下で加熱処理を行った場合は、加熱処理後に電気炉内に不活性ガスを流して圧力を大気圧に戻して冷却すればよい。
【０１１６】
また、加熱処理装置がマルチチャンバー方式の場合、加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素または希ガスが導入された搬送室を経て、窒素または希ガスが充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる
【０１１７】
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性ガス雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１１８】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１１９】
次いで、ゲート絶縁層４０２、第２の酸化物半導体層４４４上に導電膜を形成する。
【０１２０】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１２１】
次いで、第２の酸化物半導体層４４４、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１２２】
次いで、酸化物半導体層の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成する。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【０１２３】
低抵抗化した第２の酸化物半導体層４４４に接してスパッタ法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４４４において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂと重なる領域は、低抵抗化されたままであり、高抵抗化酸化物半導体領域を間に挟んで２つの低抵抗化酸化物半導体領域となる。半導体装置の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４４４は、高抵抗化酸化物半導体領域及び低抵抗化酸化物半導体領域を有する酸化物半導体層４４３（第３の酸化物半導体層）となり、薄膜トランジスタ４４０を作製することができる。なお、高抵抗化酸化物半導体領域は薄膜トランジスタ４４０のチャネル形成領域となる。
【０１２４】
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、低抵抗化酸化物半導体領域を形成することで、ドレイン電極層から低抵抗化酸化物半導体領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても低抵抗化酸化物半導体領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０１２５】
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、低抵抗化酸化物半導体領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の低抵抗化酸化物半導体領域、チャネル形成領域、ソース電極層側の低抵抗化酸化物半導体領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の低抵抗化酸化物半導体領域よりチャネル形成領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
【０１２６】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４４０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４４３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４４０の電気的特性のばらつきを軽減することができる。
【０１２７】
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１２８】
（実施の形態４）
半導体装置及び半導体装置の作製方法を図５及び図６を用いて説明する。
【０１２９】
図６（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図６（Ｂ）は図６（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４５１、ゲート絶縁層４５２、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、酸化物半導体層４５３に接する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。
【０１３０】
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間にゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層４５５ａ及びドレイン電極層４５５ｂが設けられている。そして、ゲート絶縁層４５２、及びソース電極層４５５ａ及びドレイン電極層４５５ｂ上に酸化物半導体層４５３が設けられている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層４５５ａ及びドレイン電極層４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の外周部より外側に延在している。
【０１３１】
また、絶縁表面を有する基板４５０、ゲート電極層４５１、ゲート絶縁層４５２、酸化物半導体層４５３、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物絶縁膜４５７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジスタ４６０は透光性を有し、表示装置の画素部において薄膜トランジスタ４６０を配置する場合、開口率を向上させることができる。
【０１３２】
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）及び徐冷処理が行われた後、酸化物絶縁膜４５７を接して形成することにより、酸化物半導体膜をチャネル形成領域として用いる。
【０１３３】
図５（Ａ）乃至（Ｃ）に図６（Ｂ）に示した薄膜トランジスタ４６０の作製工程の断面図を示す。
【０１３４】
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。また、下地膜となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。下地膜は、基板４５０からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１３５】
ゲート電極層４５１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１３６】
次いで、ゲート電極層４５１上にゲート絶縁層４５２を形成する。
【０１３７】
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【０１３８】
次いで、ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状のソース電極層４５５ａ及びドレイン電極層４５５ｂに加工する（図５（Ａ）参照。）。
【０１３９】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１４０】
次に、ゲート絶縁層４５２、ソース電極層４５５ａ、及びドレイン電極層４５５ｂ上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８３（第１の酸化物半導体層）に加工する（図５（Ｂ）参照。）。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１４１】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着しているゴミを除去することが好ましい。
【０１４２】
酸化物半導体層４８３に脱水化または脱水素化のための第１の加熱処理を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。
【０１４３】
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加熱処理を行う。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。
【０１４４】
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層４５３を形成する。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実施の形態１、実施の形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手順を用いることができる。
【０１４５】
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入するガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち雰囲気中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４６】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【０１４７】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１４８】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１４９】
次いで、酸化物半導体層４５３に接してスパッタ法またはＰＣＶＤ法により酸化物絶縁膜４５７を形成して薄膜トランジスタ４６０を作製することができる（図５（Ｃ）参照。）。本実施の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０１５０】
また、酸化物絶縁膜４５７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４６０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱されることになり、薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。
【０１５１】
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１５２】
（実施の形態５）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に説明する。また、図７（Ｃ）は薄膜トランジスタの平面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図７（Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
【０１５３】
まず、基板１４００上にゲート電極層１４０１を設ける。
【０１５４】
また、下地膜となる絶縁膜を基板１４００とゲート電極層１４０１の間に設けてもよい。下地膜は、基板１４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１５５】
ゲート電極層１４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１５６】
次いで、ゲート電極層１４０１を覆うゲート絶縁層１４０２上を形成する。ゲート絶縁層１４０２上には、酸化物半導体層を形成する。
【０１５７】
本実施の形態では、酸化物半導体層としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高いターゲットを用いずに済むためコストを低減できる。
【０１５８】
酸化物半導体膜の成膜直後、または酸化物半導体層を島状に加工した後に脱水化または脱水素化を行う。
【０１５９】
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加熱処理を行う。第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。
【０１６０】
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層１４０３を得る（図７（Ａ）参照。）。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実施の形態１、実施の形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手順を用いることができる。
【０１６１】
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入するガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち雰囲気中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６２】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【０１６３】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、酸化物半導体層を島状に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１６４】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１６５】
次いで、酸化物半導体層１４０３上にはチャネル保護層１４１８を接して設ける。チャネル保護層１４１８を設けることによって、酸化物半導体層１４０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させることができる。
【０１６６】
また、脱水化または脱水素化のための加熱処理の後、大気に触れることなく連続的にチャネル保護層１４１８を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく、酸化物半導体層１４０３及びチャネル保護層１４１８を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【０１６７】
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィ工程によるマスクを用いてエッチング加工することでチャネル保護層１４１８を形成する。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１６８】
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上に導電膜を形成する。
【０１６９】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１７０】
次いで、フォトリソグラフィ工程によるマスクを用いて導電膜を選択的にエッチングして、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース電極層１４０５ａ及びドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（図７（Ｂ）参照）。
【０１７１】
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１７２】
（実施の形態６）
本実施の形態では、実施の形態１に示す薄膜トランジスタを画素部に配置する液晶表示装置の作製例を図８、図９、図１０、図１１、図１２、図１３、図１４、及び図１５を用いて以下に説明する。
【０１７３】
図８（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。透光性を有する基板１００は、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いてもよい。大面積基板を用いることで１枚の基板を用いて複数の液晶表示装置を作製することができ、製造コストを低減できる。本実施の形態では、６００ｍｍ×７２０ｍｍのガラス基板を用いる。
【０１７４】
次いで、可視光に対して透光性を有する導電膜を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。
【０１７５】
大面積基板を用いる場合、フォトリソグラフィ工程を行うためのフォトマスクは高価であるため、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減できる。なお、製造コスト削減のため、以降のフォトリソグラフィ工程の少なくとも一つの工程でレジストマスクをインクジェット法で形成してもよい。
【０１７６】
ゲート電極層１０１を含むゲート配線、容量配線１０８、及び端子部の第１の端子１２１は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。導電膜は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法、やインクジェット法で形成する。インクジェット法で形成する場合には、フォトリソグラフィ工程が不要となり、さらなる低コスト化が実現できる。
【０１７７】
本実施の形態では、導電膜として、Ｉｎ−Ｓｎ−Ｏ系ターゲットを用いたスパッタ法によって形成するＩｎ−Ｓｎ−Ｏ系導電膜を用いる。導電膜を成膜後、低抵抗な導電膜とするために加熱処理を行ってもよい。ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための基板）に貼り付けて作製されるが、バッキングプレートにターゲットを貼り付ける際、ターゲットを分割して一枚のバッキングプレートにボンディングしてもよい。ターゲットを分割するとバッキングプレートに貼り付ける際のターゲットの反りを緩和することができる。このような分割したターゲットは、大面積基板に上記薄膜を成膜する場合、それに伴って大型化するターゲットに特に好適に用いることができる。もちろん、一枚のバッキングプレートに一枚のターゲットを貼り付けてもよい。
【０１７８】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１７９】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１８０】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１８１】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１８２】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法、またはＰＣＶＤ法などを用い、膜厚を５０ｎｍ以上２５０ｎｍ以下とする。ゲート絶縁層１０２は酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成する。
【０１８３】
本実施の形態では、高密度プラズマ装置のチャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてゲート電極層１０１上に膜厚１００ｎｍのゲート絶縁層１０２を形成する。このゲート絶縁層１０２は、酸化窒化シリコン膜である。本実施の形態では、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。絶縁膜の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１８４】
また、高密度プラズマ装置により得られるゲート絶縁層１０２は、膜厚が一定であるため段差被覆性に優れている。また、高密度プラズマ装置により絶縁膜を形成することで、膜の厚みを精密に制御することができる。
【０１８５】
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置により得られる絶縁膜は緻密な膜と言える。
【０１８６】
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（モル数比））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、２ｎｍ〜２００ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。非晶質の状態を保つために膜厚５０ｎｍ以下とすることが好ましい。特にチャネルエッチ型の薄膜トランジスタにおいては、さらにエッチングされ、膜厚の薄い領域、即ちチャネル形成領域の膜厚は３０ｎｍ以下となり、最終的に作製された薄膜トランジスタの膜厚の薄い領域の膜厚は５ｎｍ以上２０ｎｍ以下とする。また、最終的に作製された薄膜トランジスタのチャネル幅は０．５μｍ以上１０μｍ以下とすることが好ましい。
【０１８７】
また、ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための基板）に貼り付け、真空包装される。酸化物半導体層を成膜する上で、良好な薄膜トランジスタの電気的特性を得るためには、できるだけ大気の水分などに触れさせることなく、ターゲット材が貼り付けられたバッキングプレートをスパッタ装置に設置することが好ましい。スパッタ装置への設置に限らず、ターゲット製造の際や、ターゲットをバッキングプレートにボンディングする際や、真空包装するまでの間に極力大気の水分などにターゲットが触れないようにすることが好ましい。
【０１８８】
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して第１の酸化物半導体層１３３を形成する（図８（Ａ）参照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１８９】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１９０】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１９１】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１９２】
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１９３】
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１９４】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１９５】
次に、第１の酸化物半導体層１３３に脱水化または脱水素化のための第１の加熱処理を行う。第１の酸化物半導体層１３３に酸素雰囲気下において第１の加熱処理を行った後、酸素雰囲気下で徐冷を行う。
【０１９６】
第１の加熱処理は、例えば、酸素雰囲気下で６５０℃、１時間の加熱処理を行う。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷し、第２の酸化物半導体層１３４を形成する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。酸化物半導体層を酸素雰囲気下で加熱処理することで、酸化物半導体層に含まれる水などの不純物を除去することができ、同時に第２の酸化物半導体層１３４を酸素過剰な状態とする（図８（Ｂ）参照。）。第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
【０１９７】
次に、第２の酸化物半導体層１３４上に透光性を有する導電膜１３２をスパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法、やインクジェット法で形成する（図８（Ｃ）参照。）。
【０１９８】
透光性を有する導電膜１３２の材料としては、可視光に対して透光性を有する材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１９９】
本実施の形態では、透光性を有する導電膜１３２の形成前に脱水化または脱水素化のための第１の加熱処理を行う例を示したが、特に限定されず、透光性を有する導電膜１３２の形成後に第１の加熱処理を行ってもよい。透光性を有する導電膜１３２の形成後に第１の加熱処理を行なうことにより、酸化物半導体層の脱水化または脱水素化と同時に、透光性を有する導電膜１３２の結晶性を改善して低抵抗化する熱処理を兼ねてもよい。
【０２００】
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、容量電極１３５、及び第２の端子１２２を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、凹部を有する酸化物半導体層１０３となる。よってソース電極層１０５ａ及びドレイン電極層１０５ｂと重ならない酸化物半導体層１０３の領域は膜厚の薄い領域となる。図８（Ｄ）においては、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、及び酸化物半導体層のエッチングをドライエッチングによって一度に行うため、ソース電極層１０５ａ、ドレイン電極層１０５ｂ及び酸化物半導体層１０３の端部（ゲート電極層１０１上方に位置する端部）は一致し、連続的な構造となっている。
【０２０１】
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている。
【０２０２】
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン電極層１０５ｂと同じ材料である容量電極１３５は、ゲート絶縁層１０２を誘電体として、容量配線１０８と保持容量を形成する。
【０２０３】
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
【０２０４】
次に、レジストマスクを除去する。レジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層１０３の露呈されている領域に酸素が導入される。次いで、酸化物半導体層１０３の一部に接する保護絶縁層となる第１の保護絶縁層１０７を形成する。第１の保護絶縁層１０７は、代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。勿論、第１の保護絶縁層１０７は透光性を有する絶縁膜である。
【０２０５】
次いで、第１の保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は酸素雰囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処理を行うと、酸化物半導体層１０３が第１の保護絶縁層１０７と接した状態で加熱されることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気的特性の向上および、電気的特性のばらつきを軽減することができる。この加熱処理（好ましくは１５０℃以上３５０℃未満）は、第１の保護絶縁層１０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【０２０６】
以上の工程で薄膜トランジスタ１７０が作製できる。
【０２０７】
次いで、第２の保護絶縁層１３１を形成する（図９（Ａ）参照。）。第２の保護絶縁層１３１は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。勿論、第２の保護絶縁層１３１は透光性を有する絶縁膜である。
【０２０８】
また、第２の保護絶縁層１３１は、第２の保護絶縁層１３１の下方に設けるゲート絶縁層１０２または下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や、水素イオンや、ＯＨ−などの不純物が侵入することをブロックする。特に、第２の保護絶縁層１３１と接するゲート絶縁層１０２または下地となる絶縁膜を窒化珪素膜とすると有効である。
【０２０９】
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の保護絶縁層１０７、第２の保護絶縁層１３１、及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を図９（Ｂ）に示す。なお、この段階での平面図が図１０に相当し、図１０の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断した断面図が図９（Ｂ）に対応する。また、図１０に示すように、ここでのエッチングにより容量電極１３５に達するコンタクトホール１２４も形成する。
【０２１０】
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化物半導体膜中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミニウムの組成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透光性を有する導電膜を低抵抗化させるための加熱処理を行う場合、酸化物半導体層１０３を高抵抗化させてトランジスタの電気的特性の向上および、電気的特性のばらつきを軽減する熱処理と兼ねることができる。
【０２１１】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。なお、画素電極層１１０は、第１の保護絶縁層１０７、及び第２の保護絶縁層１３１に形成されたコンタクトホールを介して容量電極１３５と電気的に接続する。
【０２１２】
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透光性を有する導電膜１２８、１２９を残す。透光性を有する導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に形成された透光性を有する導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透光性を有する導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０２１３】
次いで、レジストマスクを除去し、この段階での断面図を図９（Ｃ）に示す。なお、この段階での平面図が図１１に相当し、図１１の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断した断面図が図９（Ｃ）に対応する。また、本実施の形態では、画素電極層１１０が電気的に接続されている薄膜トランジスタ１７０のチャネル形成領域及びゲート電極層１０１と重なる例を示したが特に限定されず、薄膜トランジスタ１７０のチャネル形成領域が電気的に接続されていない隣の画素の画素電極層と重なる構成としてもよい。薄膜トランジスタ１７０のチャネル形成領域上に重なるように、透光性を有する導電膜、ここでは画素電極層１１０を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１７０のしきい値電圧の変化量を低減することができる。
【０２１４】
また、図１２（Ａ）、図１２（Ｂ）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図１２（Ａ）は図１２（Ｂ）中のＥ１−Ｅ２線に沿った断面図に相当する。図１２（Ａ）において、第１の保護絶縁層１５４及び第２の保護絶縁層１５７上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１２（Ａ）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透光性を有する導電膜１５５で導通させている。なお、図９（Ｃ）に図示した透光性を有する導電膜１２８と第１の端子１２１とが接触している部分が、図１２（Ａ）の透光性を有する導電膜１５５と第１の端子１５１が接触している部分に対応している。
【０２１５】
また、図１２（Ｃ）、及び図１２（Ｄ）は、図９（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１２（Ｃ）は図１２（Ｄ）中のＦ１−Ｆ２線に沿った断面図に相当する。図１２（Ｃ）において、第１の保護絶縁層１５４及び第２の保護絶縁層１５７上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１２（Ｃ）において、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、第１の保護絶縁層１５４及び第２の保護絶縁層１５７を介して透光性を有する導電膜１５５と電気的に接続している。
【０２１６】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０２１７】
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトムゲート型の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０２１８】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０２１９】
また、保持容量の構成は、本実施の形態に示す構成に限定されず、例えば容量配線を設けず、画素電極層を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ねて保持容量を形成してもよい。
【０２２０】
また、アクティブマトリクス基板と対向基板との間に液晶層を設けて封止する方法は液晶滴下法や液晶注入法などがある。アクティブマトリクス基板と対向基板との間に液晶層を設け、ＦＰＣ１９２４を貼り付けた液晶表示パネルの例を図１３に示す。図１３（Ａ）において、表示パネル１９０８は、画素電極層が設けられた第１の基板１９２０と、第１の基板１９２０と対向する第２基板１９２３をシール材１９２２で貼り合わせている。また、シール材１９２２は表示部１９２１を囲むように形成されていて、第１の基板１９２０と第２基板１９２３とシール材１９２２で囲まれた領域に液晶層が設けられている。図１３（Ａ）に示す表示パネル１９０８の液晶封止方法は、液晶滴下法を用い、減圧下での基板貼り合わせを行っている。一対の基板間隔は、間隙材、具体的には、球状スペーサや柱状スペーサ、またはシール材に含ませたフィラーなどによって保持される。なお、間隙材は、表示パネル１９０８を駆動させる液晶モード（ＴＮモード、ＶＡモード、ＩＰＳモードなど）によって適宜選択すればよい。ただし、ＩＰＳモードは第２の基板に電極を設けなくともよいが、その他の液晶モードで第２の基板に対向電極を設ける場合が多く、その場合、一対の基板を貼り付ける際に、対向電極と、第１の基板に設けられた端子電極との導通を取るための接続も行う。
【０２２１】
また、図１３（Ｂ）に図１３（Ａ）とは異なる液晶封止方法を用いて作製したパネルの構成例を示す。なお、図１３（Ｂ）において、図１３（Ａ）と共通な部分には同じ符号を用いる。図１３（Ｂ）に示す表示パネルは、第１のシール材１９２５で形成された液晶注入口から液晶注入法などを用いて液晶を注入した後、液晶注入口を第２のシール材１９２６で封止している。
【０２２２】
また、図１３（Ｃ）に図１３（Ａ）とは異なるパネル構成の例を示す。なお、図１３（Ｃ）において、図１３（Ａ）と共通な部分には同じ符号を用いる。図１３（Ｃ）のパネルは、表示部を駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。駆動ＩＣ１９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
【０２２３】
また、必要であれば、図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）で示した表示パネルに所望の光学フィルム、例えば、偏光子、反射防止フィルム、カラーフィルタなどを適宜設ける。
【０２２４】
図１３（Ｃ）に対応するアクティブマトリクス型の液晶表示装置のブロック図の構成について図１４に示す。図１４（Ａ）には、基板１３００上に設けられた表示部１３０１及び基板１３００外部より接続された駆動部１３０２の構成について示している。駆動部１３０２は、信号線駆動回路１３０３、走査線駆動回路１３０４などから構成されている。表示部１３０１には、複数の画素１３０５がマトリクス状に配置されている。
【０２２５】
図１４（Ａ）において、走査線駆動回路１３０４は、外部接続端子１３０９を介して、走査線１３０６に走査信号を供給する。また信号線駆動回路１３０３は、外部接続端子１３０９を介して、信号線１３０８にデータを供給する。この走査線１３０６からの走査信号によって、画素１３０５が走査線１３０６の一行目から順に選択状態となるように走査信号を供給する。
【０２２６】
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆動部１３０２は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によってＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装されることが可能である。または、駆動部１３０２は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって基板１３００に実装することが可能である。
【０２２７】
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆動部１３０２は、単結晶半導体を用いたトランジスタで形成する。したがって、駆動部１３０２は、駆動周波数の向上、駆動電圧の低減による低消費電力化、出力信号のばらつきの低減等の効果が得られる。なお、走査線駆動回路１３０４、信号線駆動回路１３０３からは外部接続端子１３０９を介して信号、電圧、又は電流などが入力されることとなる。
【０２２８】
なお図１４（Ａ）において、走査線駆動回路１３０４には、Ｇ１乃至Ｇｎのｎ本の走査線１３０６が接続される。また信号線駆動回路１３０３には、画像の最小単位をＲＧＢ（Ｒ：赤、Ｇ：緑、Ｂ：青）の３つの画素で構成する場合を考えたとき、Ｒに対応する信号線ＳＲ１乃至ＳＲｍのｍ本と、Ｇに対応する信号線ＳＧ１乃至信号線ＳＧｍのｍ本と、Ｂに対応するＳＢ１乃至ＳＢｍのｍ本の、計３ｍ本の信号線が接続される。すなわち、図１４（Ｂ）に示すように画素１３０５は、色要素毎に信号線を配設し、各色要素を対応した画素に信号線よりデータを供給することで所望の色を再現することが可能になる。
【０２２９】
また、図１５に示すタイミングチャートは、１フレーム期間、行選択期間（表示装置の画素１行のスキャン時間）に応じた期間に走査線１３０６（代表して、Ｇ１、Ｇｎ）を選択するための走査信号、及び信号線１３０８（代表して、ＳＲ１）のデータ信号、について示している。
【０２３０】
なお、図１４に示すブロック図において、各画素が具備するトランジスタは、薄膜トランジスタ１７０であり、ｎチャネル型トランジスタである。そして、図１５における説明においてもｎチャネル型トランジスタのオンまたはオフを制御する場合の画素の駆動について説明するものである。
【０２３１】
図１５のタイミングチャートにおいて、１画面分の画像を表示する期間に相当する１フレーム期間を、画像を見る人が動画表示時の残像感を感じないように少なくとも１／１２０秒（≒８．３ｍｓ）とし（より好ましくは１／２４０秒）、走査線の本数をｎ本として考えると、１／（１２０×ｎ）秒が行選択期間に相当するものとなる。ここで、走査線の本数を２０００本（４０９６×２１６０画素、３８４０×２１６０画素等のいわゆる４ｋ２ｋ映像を想定）を有する表示装置を考えると、配線に起因する信号の遅延等を考慮しない場合には、１／２４００００秒（≒４．２μｓ）が行選択期間に相当する。
【０２３２】
このように、走査線の本数を増やす、例えば２０００本とする場合でも、各画素に配置する薄膜トランジスタ１７０は透光性を有しているため、高い開口率を実現することができる。
【０２３３】
アクティブマトリクス型の液晶表示装置（例えばＴＮ方式）においては、マトリクス状に配置された画素電極層を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極層と該画素電極層に対応する対向電極との間に電圧が印加されることによって、画素電極層と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０２３４】
ＴＮ方式の液晶表示装置は、一対の基板間で液晶が９０°捻れて配向されており、偏光素子の吸収軸方向をラビング方向とほぼ平行、またはほぼ直交となるように配置する。このようなＴＮ方式の液晶表示装置は、画素電極層への電圧無印加時でバックライトなどの光源からの入射光は光源側の偏光素子で直線偏光となり、この直線偏光は液晶層の捻れに沿って伝播し、もう一方の偏光素子の透過軸が直線偏光の方位角と一致している場合は、直線偏光は全て射出して白表示（ノーマリーホワイト表示）となる。
【０２３５】
また、フルカラー表示の液晶表示装置とする場合、カラーフィルタを設け、画素電極層への電圧無印加時でカラー表示となる。また、画素電極層への電圧印加時は、光源からの入射光は光源側の偏光素子で直線偏光となり、液晶層に含まれる液晶分子軸の平均的な配向方向を示す単位ベクトルの向きは基板面とほぼ垂直な方向を向いているため、光源側の直線偏光の方位角は変わらずに伝播し、もう一方の偏光素子の吸収軸と一致するため黒表示となる。
【０２３６】
また、本実施の形態ではＴＮ方式の液晶表示装置の一例を示したが、特に限定されず、様々なモードの液晶表示装置に応用することができる。例えば、視野角特性を改善する方法として、基板主表面に対して水平方向の電界を液晶層に印加する横電界方式（ＩＰＳとも呼ぶ）に応用することができる。また、液晶材料として負の誘電率異方性を有するネマチック液晶材料を用い、配向膜として垂直配向膜を用いる方法に応用することができる。この垂直配向膜を用いる方法は、電圧制御複屈折（ＥＣＢとも呼ぶ）方式の一つであり、液晶分子の複屈折性を利用して透過率を制御するものである。
【０２３７】
また、応答速度を改善する方法として、強誘電性液晶や反強誘電性液晶を用いて、動画表示に対応できるように、液晶層の応答速度を向上させてもよい。
【０２３８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２３９】
また、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モードを採用した透過型液晶表示装置に応用することもできる。ＯＣＢモードは、一対の基板間の液晶層をベンド配向とよばれる状態とすることで液晶層の応答速度を向上させるものである。液晶層に接する第１の配向膜のプレチルト角と、液晶層に接する第２の配向膜のプレチルト角を逆向きとしてベンド配向とする。なお、このＯＣＢモードは、液晶層を初期のスプレイ配向からベンド配向とよばれる状態に転移させる必要がある。
【０２４０】
また、垂直配向モードを採用した透過型液晶表示装置に応用することもできる。垂直配向モードを採用した透過型液晶表示装置において、１画素を複数のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法としてもよい。この駆動方法はサブピクセル駆動と呼ばれる。
【０２４１】
広視野角を実現するため、サブピクセル駆動を用い、１画素を複数のサブピクセルに分割しても各画素に配置する薄膜トランジスタ１７０は透光性を有しているため、高い開口率を実現することができる。
【０２４２】
また、液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０２４３】
また、垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０２４４】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０２４５】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０２４６】
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０２４７】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【０２４８】
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
【０２４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５０】
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５３】
図１６は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２５４】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２５５】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２５６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２５７】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
【０２５８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２５９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１６と同じ画素構成を用いることができる。
【０２６０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６１】
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２６２】
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２又は実施の形態３で示す薄膜トランジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２６３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２６４】
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
【０２６５】
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。また、駆動用ＴＦＴ７００１は窒化珪素膜や窒化アルミニウム膜である保護絶縁層７００６で覆われ、さらに平坦化絶縁膜７００７で覆われている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２６６】
また、陰極７００３は隣り合う画素の陰極７００８と、隔壁７００９で絶縁されている。また、隣り合う画素の陰極７００８が駆動用ＴＦＴ７００１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７００１のチャネル形成領域上に重なるように、隣り合う画素の陰極７００８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７００１のしきい値電圧の変化量を低減することができる。
【０２６７】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２６８】
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２６９】
また、陰極７０１３は隣り合う画素の陰極７０１８と、隔壁７０１９で絶縁されている。また、隣り合う画素の陰極７０１８が駆動用ＴＦＴ７０１１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７０１１のチャネル形成領域上に重なるように、隣り合う画素の陰極７０１８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７０１１のしきい値電圧の変化量を低減することができる。
【０２７０】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２７１】
また、駆動用ＴＦＴ７０１１は透光性を有しているため、発光素子７０１２の隣の画素の発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０１１を通過して陰極７０１３側に射出する。
【０２７２】
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
【０２７３】
また、陰極７０２３は隣り合う画素の陰極７０２８と、隔壁７０２９で絶縁されている。また、隣り合う画素の陰極７０２８が駆動用ＴＦＴ７０２１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７０２１のチャネル形成領域上に重なるように、隣り合う画素の陰極７０２８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７０２１のしきい値電圧の変化量を低減することができる。
【０２７４】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７５】
また、駆動用ＴＦＴ７０２１は透光性を有しているため、発光素子７０２２の隣の画素の発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０２１を通過して陰極７０２３側に射出する。
【０２７６】
また、本実施の形態では、画素電極層である陰極が隣り合う画素のＴＦＴのチャネル形成領域と重なる例を示したが特に限定されず、陰極が電気的に接続されているＴＦＴのチャネル形成領域と重なる構成としてもよい。
【０２７７】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７８】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２７９】
なお半導体装置は、図１７に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
【０２８０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２８１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８２】
（実施の形態８）
実施の形態１乃至７のいずれか一に示す工程により作製される薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２８３】
図１８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカー１００５、マイク１００６などを備えている。
【０２８４】
図１８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２８５】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２８６】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２８７】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２８８】
また、画面モードの切り替えは、表示部１００２に触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２８９】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２９０】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れて、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２９１】
表示部１００２には、実施の形態１に示す薄膜トランジスタを複数配置するが、薄膜トランジスタ及び配線は透光性を有しているため、表示部１００２に光センサを設ける場合には入射光を薄膜トランジスタ及び配線が妨げないため有効である。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合においても薄膜トランジスタ及び配線が遮光しないため、好ましい。
【０２９２】
図１８（Ｂ）も携帯電話機の一例である。図１８（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０２９３】
図１８（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
【０２９４】
また、表示パネル１８０２はタッチパネルを備えており、図１８（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０２９５】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０２９６】
表示装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図１８（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２９７】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０２９８】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２９９】
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３００】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３０１】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０２】
表示部９６０３には、実施の形態１に示す透光性を有する薄膜トランジスタを複数配置するため、走査線の本数を増やす、例えば、走査線の本数を２０００本（４０９６×２１６０画素、３８４０×２１６０画素等のいわゆる４ｋ２ｋ映像を想定）として表示画像の高精細化を図る場合においても開口率を高くすることができる。ただし、表示部９６０３のサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、走査線またはソース線に低抵抗な金属配線を補助配線として設けることが好ましい。
【０３０３】
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３０４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３０５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３０６】
図２０は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２０に示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２０に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２０に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３０７】
以上のように、透光性を有する薄膜トランジスタは、上記のような様々な電子機器の表示部又は表示パネルに配置することができる。透光性を有する薄膜トランジスタを表示パネルのスイッチング素子として用いることにより、高い開口率を有する表示部を備えた信頼性の高い電子機器を提供することができる。
【０３０８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３０９】
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 第１の保護絶縁層
１０８ 容量配線
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２４ コンタクトホール
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透光性を有する導電膜
１２９ 透光性を有する導電膜
１３１ 第２の保護絶縁層
１３２ 透光性を有する導電膜
１３３ 第１の酸化物半導体層
１３４ 第２の酸化物半導体層
１３５ 容量電極
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極層
１５４ 第１の保護絶縁層
１５５ 透光性を有する導電膜
１５６ 電極層
１５７ 第２の保護絶縁層
１７０ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁膜
４３０ 第１の酸化物半導体層
４３１ 第２の酸化物半導体層
４４０ 薄膜トランジスタ
４４２ 第２の酸化物半導体層
４４３ 酸化物半導体層
４４４ 第２の酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ 酸化物絶縁膜
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４８０ 薄膜トランジスタ
４８１ 酸化物半導体層
４８３ 酸化物半導体層
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカー
１００６ マイク
１３００ 基板
１３０１ 表示部
１３０２ 駆動部
１３０３ 信号線駆動回路
１３０４ 走査線駆動回路
１３０５ 画素
１３０６ 走査線
１３０８ 信号線
１３０９ 外部接続端子
１４００ 基板
１４０１ ゲート電極層
１４０２ ゲート絶縁層
１４０３ 酸化物半導体層
１４０５ａ ソース電極層
１４０５ｂ ドレイン電極層
１４１８ チャネル保護層
１４３０ 薄膜トランジスタ
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
１９０８ 表示パネル
１９２０ 基板
１９２１ 表示部
１９２２ シール材
１９２３ 基板
１９２４ ＦＰＣ
１９２５ 第１のシール材
１９２６ 第２のシール材
１９２７ 駆動ＩＣ
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００６ 保護絶縁層
７００７ 平坦化絶縁膜
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 透光性を有する導電膜
７０１８ 陰極
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 透光性を有する導電膜
７０２８ 陰極
７０２９ 隔壁
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
【技術分野】
【０００１】
薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
電気光学素子の透明電極に対する金属補助配線の配線方法として、透明電極の上下どちらかで、透明電極と導通がとれるように金属補助配線と透明電極が重なるように配線されるものが知られている（特許文献１参照）。
【０００４】
アクティブマトリクス基板に設けられる付加容量用電極をＩＴＯ、ＳｎＯ２等の透光性を有する導電膜からなるものとし、付加容量用電極の電気抵抗を小さくするために、金属膜から成る補助配線を付加容量用電極に接して設ける構成が知られている（特許文献２参照）。
【０００５】
非晶質酸化物半導体膜を用いた電界効果型トランジスタにおいて、ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料は、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極などを用いることができ、それらを２層以上積層して接触抵抗を低減し、界面強度を向上させてもよいことが知られている（特許文献３参照）。
【０００６】
アモルファス酸化物半導体を用いるトランジスタのソース電極、ドレイン電極およびゲート電極、補助容量電極の材料として、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）等の酸化物材料を用いることができ、ゲート電極、ソース電極及びドレイン電極の材料は、全て同じでもよく、異なっても良いことが知られている（特許文献４、特許文献５参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−８２２２１号公報
【特許文献２】特開平２−３１０５３６号公報
【特許文献３】特開２００８−２４３９２８号公報
【特許文献４】特開２００７−１０９９１８号公報
【特許文献５】特開２００７−１１５８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の酸化物半導体を用いた表示パネルは、単に電極材料として透光性を有する導電膜を用いたのみであった。そのため、開口率を向上させることができなかった。また、金属酸化物を用いて表示装置を構成するに当たり、信頼性について考慮されていなかった。
【０００９】
そこで、本発明の一態様は、金属酸化物を用いて構成される表示装置において、開口率を向上させつつ、信頼性を向上させることを目的の一とする。
【課題を解決するための手段】
【００１０】
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
【００１１】
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に金属酸化物からなるゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化させた酸化物半導体層上に金属酸化物からなるソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層を形成し、保護絶縁層上に金属酸化物からなる画素電極層を形成することを特徴とする半導体装置の作製方法である。
【００１２】
脱水化または脱水素化は、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の歪み点未満の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
【００１３】
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導体層に対して昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても、水の２つのピークのうち少なくとも３００℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
【００１４】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下げ、好ましくは１００℃以下まで徐冷を行う。
【００１５】
また、加熱温度Ｔから温度を下げる際のガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。
【００１６】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）した酸化物半導体膜を用いて、薄膜トランジスタの電気的特性を向上させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００１７】
本明細書では、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００１８】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った場合、Ｉ型であった酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言える。これにより、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
【００１９】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での加熱処理を行った後、雰囲気を切り替えて酸素雰囲気で徐冷を行う場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸素雰囲気での徐冷により酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させることができる。
【００２０】
また、酸素雰囲気で脱水化または脱水素化のための加熱処理を行なう場合、酸化物半導体層中の水分が抜け、同時に酸素過剰な状態とすることができる。
【００２１】
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００２２】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００２３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化の工程を経ることは有効である。
【００２４】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行った場合、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質な状態から微結晶膜または多結晶膜となる場合もある。また、酸化物半導体層が一部結晶化、例えば非晶質構造の中に結晶粒（ナノクリスタル）を含む場合もある。微結晶膜または多結晶膜となる場合であっても、酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させることができるのであれば、ＴＦＴとしてスイッチング特性を得ることができる。
【００２５】
ただし、ＴＦＴのオフ電流を低減して低消費電力化を図るには、酸化物半導体層は非晶質な状態（アモルファス状態とも呼ぶ）であることが好ましい。
【００２６】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００２７】
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な状態とするため、酸化物半導体層に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
【００２８】
なお、本明細書中で用いるオフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【００２９】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物としては、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる配線層または電極層に酸化珪素を含ませてもよい。
【００３０】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化物半導体膜中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミニウムの組成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大きい。なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ）を用いた分析により評価するものとする。
【００３１】
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に可視光に対して透光性を有する導電膜を用いることによって表示装置の開口率を向上させることができる。また、酸化物半導体層も透光性を有する材料を用いれば、さらなる開口率の向上を図ることができる。薄膜トランジスタの構成部材（配線及び半導体層）に透光性を有する膜を用いることで、特に小型の液晶表示装置において、走査線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有していることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができる。
【００３２】
また、発光表示装置においても、薄膜トランジスタの構成部材（配線及び半導体層）に透光性を有する膜を用いることで、１つの画素に複数の薄膜トランジスタを配置しても、高い開口率を実現することができる。発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を電気的に接続させる箇所を有している。例えば、発光表示装置においても一つの画素に２〜７個の薄膜トランジスタ、さらに保持容量を有していても、薄膜トランジスタ及び保持容量が透光性を有しているため、高い開口率を実現することができる。
【００３３】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（またはエッチングガス）に要するコストを低減することができ、結果として製造コストを削減することができる。
【００３４】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００％である膜厚を有する膜を指し、その膜は透明の導電膜とも呼ぶ。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す。
【００３５】
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層の膜厚は、膜厚３０ｎｍ以上２００ｎｍ以下とし、可視光に対して透光性を有する、または半透明である膜厚を選択すればよい。
【００３６】
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく、ゲート絶縁層と酸化物半導体膜を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００３７】
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタ法で行う第１の処理工程からＰＣＶＤ法またはスパッタ法で行う第２の処理工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中、不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）、または酸素雰囲気で制御されていることを言う。連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜などの処理を行うことができる。
【００３８】
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うことは本明細書における連続処理の範囲にあるとする。
【００３９】
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
【００４０】
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続処理の範囲にあるとする。
【００４１】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当てはまらないとする。
【００４２】
また、上記作製方法で得られる構成は、絶縁表面を有する基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層と、保護絶縁層上に金属酸化物からなる画素電極層とを有し、ゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、保護絶縁層、及び画素電極層は透光性を有し、画素電極層は、酸化物半導体層及びゲート電極層と重なる半導体装置である。
【００４３】
上記構成は、上記課題の少なくとも一つを解決する。
【００４４】
上記構成において、画素電極層は、酸化物半導体層及びゲート電極層と重なるが、重なった領域も表示領域として利用することができ、高い開口率を実現する。また、酸化物半導体層及びゲート電極層と重なる画素電極層は、隣接する画素の画素電極層であってもよい。即ち、酸化物半導体層が、ソース電極層及びドレイン電極層を介して電気的に接続する画素電極層は、酸化物半導体層のチャネル形成領域と重なっておらず、隣接する画素の画素電極層が重なる構成とすることができる。
【００４５】
また、ＦＰＣなどの外部端子と接続する端子電極が複数並べて配置される端子部には、端子電極をゲート電極層、ソース電極層、ドレイン電極層、または画素電極層と同じ材料、同じ工程で形成することができる。
【００４６】
また、液晶表示装置または発光表示装置の画素部の保持容量は、ゲート絶縁層を誘電体として、可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透光性を有する導電材料からなる容量電極層とで形成する。なお、この場合の容量配線層は、ゲート電極層と同じ材料、同じ工程で形成することができる。また、容量電極層は、ソース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
【００４７】
また、液晶表示装置または発光表示装置の画素部の保持容量は、保護絶縁層を誘電体として可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透光性を有する導電材料からなる画素電極層とで形成してもよい。この場合の容量配線層は、ソース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
【００４８】
また、薄膜トランジスタを有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。
【００４９】
また、上述した液晶表示装置としては、特に限定されず、ＴＮ液晶、ＩＰＳ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ− Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。具体的には、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置する対向基板の箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセル駆動と呼ばれる。なお、凸部は、対向基板または素子基板の一方または両方に設けてもよく、放射状に液晶分子を配向させ、配向規制力を向上させる。
【００５０】
また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧のかかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化してもよい。
【００５１】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【発明の効果】
【００５２】
表示装置の画素部において、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、走査線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一態様を示す工程断面図である。
【図２】本発明の一態様を示す平面図及び断面図である。
【図３】本発明の一態様を示す工程断面図である。
【図４】本発明の一態様を示す工程断面図である。
【図５】本発明の一態様を示す工程断面図である。
【図６】本発明の一態様を示す平面図及び断面図である。
【図７】本発明の一態様を示す工程断面図及び平面図である。
【図８】本発明の一態様を示す工程断面図である。
【図９】本発明の一態様を示す工程断面図である。
【図１０】本発明の一態様を示す平面図である。
【図１１】本発明の一態様を示す平面図である。
【図１２】本発明の一態様を示す断面図及び平面図である。
【図１３】本発明の一態様を示す斜視図である。
【図１４】本発明の一態様を示すブロック図である。
【図１５】本発明の一態様を示すタイミングチャートである。
【図１６】半導体装置の画素等価回路を説明する図である。
【図１７】半導体装置を説明する図である。
【図１８】半導体装置を説明する図である。
【図１９】半導体装置を説明する図である。
【図２０】半導体装置を説明する図である。
【発明を実施するための形態】
【００５４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００５５】
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。図２（Ｂ）に示す薄膜トランジスタ４７０は、チャネルエッチ型と呼ばれる構造の一つである。
【００５６】
図２（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体層４０３に接する酸化物絶縁膜４０７が設けられている。
【００５７】
また、絶縁表面を有する基板４００、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物絶縁膜４０７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジスタ４７０は透光性を有し、表示装置の画素部において薄膜トランジスタ４７０を配置する場合、開口率を向上させることができる。
【００５８】
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われる。脱水化または脱水素化のための加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の信頼性の向上に繋がる。
【００５９】
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び酸化物半導体層４０３の上下に接して設けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水分などの不純物を低減する。
【００６０】
以下、図１（Ａ）乃至（Ｃ）に図２（Ｂ）に示した薄膜トランジスタ４７０の作製工程の断面図を示す。
【００６１】
図１（Ａ）において、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。
【００６２】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を有する基板４００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００６３】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００６４】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【００６５】
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００６６】
ゲート電極層４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。ゲート電極層４０１に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【００６７】
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
【００６８】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００６９】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【００７０】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７１】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
【００７２】
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、ゲート絶縁層４０２及び酸化物半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなくゲート絶縁層４０２及び酸化物半導体膜を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００７３】
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図１（Ａ）参照。）。
【００７４】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して酸素雰囲気下において加熱処理を行った後、酸素雰囲気下で徐冷を行い、第２の酸化物半導体層４３１とする（図１（Ｂ）参照。）。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。酸化物半導体層を酸素雰囲気下で加熱処理することで、酸化物半導体層に含まれる水などの不純物を除去することができ、同時に第２の酸化物半導体層４３１を酸素過剰な状態とする。第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
【００７５】
なお、第１の加熱処理においては、酸素ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７６】
第１の加熱処理は０．５時間以上１０時間以下の範囲内で行い、電気炉の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
【００７７】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００７８】
また、第１の加熱処理は、電気炉を用いた加熱方法の他に、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることができる。
【００７９】
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、酸素ガスが充填され、且つ４００℃以上、基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱する。次に、酸素ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記第１の加熱処理が行われた基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００８０】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００８１】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【００８２】
次いで、ゲート絶縁層４０２、及び第２の酸化物半導体層４３１上に導電膜を形成する。導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。
【００８３】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【００８４】
次いで、第２の酸化物半導体層４３１、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【００８５】
次いで、酸化物半導体層４０３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成し、薄膜トランジスタ４７０を作製することができる（図１（Ｃ）参照。）。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜や窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【００８６】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。
【００８７】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４７０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することができる。
【００８８】
（実施の形態２）
実施の形態１と異なる半導体装置及び半導体装置の作製方法を図３を用いて説明する。実施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【００８９】
図３（Ａ）乃至（Ｄ）に薄膜トランジスタ４８０の作製工程の断面図を示す。図３（Ｄ）に示す薄膜トランジスタ４８０は、逆コプラナ型（ボトムコンタクト型）とも呼ばれる構造の一つである。
【００９０】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
【００９１】
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【００９２】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図３（Ａ）参照。）。なお、図３（Ａ）は、図１（Ａ）と同一である。
【００９３】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下或いは減圧下において加熱処理を行い、第２の酸化物半導体層４４２とする（図３（Ｂ）参照。）。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層（第２の酸化物半導体層４４２）とすることができる。
【００９４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、基板を導入した電気炉内を窒素雰囲気下で、３５０℃以上６００℃以下、好ましくは４００℃以上に加熱して脱水化または脱水素化を行った後、窒素または希ガスのチャンバーへの導入を止めると共に、ヒーターをオフ状態にする。
【００９５】
加熱後は、酸素雰囲気下で徐冷を行い、第３の酸化物半導体層４８１とする（図３（Ｃ）参照。）。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで酸素雰囲気下で徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで酸素雰囲気下で徐冷を行い、加熱処理装置から基板を取り出す。本実施の形態では、電気炉のヒーターをオフ状態とした後、酸素を電気炉内に導入し、徐々に冷却する。導入する酸素に、水、水素などの不純物が含まれないことが好ましい。または、ガス供給源からチャンバー内に導入する酸素の純度を６Ｎ以下、好ましくは７Ｎ以下、（即ち、酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００９６】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【００９７】
なお、減圧下で第１の加熱処理を行った場合は、加熱処理後に電気炉内に酸素を流して圧力を大気圧に戻して冷却すればよい。
【００９８】
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ４００℃以上、基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素または希ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記第１の加熱処理が行われた基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
【００９９】
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１００】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１０１】
次いで、ゲート絶縁層４０２、第３の酸化物半導体層４８１上に導電膜を形成する。
【０１０２】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１０３】
次いで、第３の酸化物半導体層４８１、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層４８３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１０４】
次いで、酸化物半導体層４８３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成し、薄膜トランジスタ４８０を作製することができる（図３（Ｄ）参照。）。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【０１０５】
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。
【０１０６】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４８０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４８３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４８０の電気的特性のばらつきを軽減することができる。
【０１０７】
本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１０８】
（実施の形態３）
実施の形態１及び実施の形態２と異なる半導体装置及び半導体装置の作製方法を図４を用いて説明する。実施の形態１及び実施の形態２と同一部分または同様な機能を有する部分、及び工程は、実施の形態１及び実施の形態２と同様に行うことができ、繰り返しの説明は省略する。
【０１０９】
図４（Ａ）乃至（Ｃ）に薄膜トランジスタ４４０の作製工程の断面図を示す。図４（Ｃ）に示す薄膜トランジスタ４４０は、チャネルストップ型と呼ばれる構造の一つである。
【０１１０】
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
【０１１１】
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
【０１１２】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導体層（第１の酸化物半導体層４３０）に加工する（図４（Ａ）参照。）。なお、図４（Ａ）は、図１（Ａ）と同一である。
【０１１３】
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下或いは減圧下において加熱処理及び徐冷を行い、第２の酸化物半導体層４４４とする（図４（Ｂ）参照。）。
【０１１４】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、基板を導入した電気炉内を窒素雰囲気下で、３５０℃以上６００℃以下、好ましくは４００℃以上に加熱して脱水化または脱水素化を行った後、ヒーターをオフ状態にし、徐々に冷却する。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加熱処理及び徐冷によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸化物半導体層（第２の酸化物半導体層４４４）とすることができる。
【０１１５】
なお、減圧下で加熱処理を行った場合は、加熱処理後に電気炉内に不活性ガスを流して圧力を大気圧に戻して冷却すればよい。
【０１１６】
また、加熱処理装置がマルチチャンバー方式の場合、加熱処理と冷却処理を異なるチャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上６００℃以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素または希ガスが導入された搬送室を経て、窒素または希ガスが充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上させることができる
【０１１７】
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性ガス雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に室温以上１００℃未満まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１１８】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１１９】
次いで、ゲート絶縁層４０２、第２の酸化物半導体層４４４上に導電膜を形成する。
【０１２０】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１２１】
次いで、第２の酸化物半導体層４４４、及び導電膜をフォトリソグラフィ工程により選択的にエッチングし、酸化物半導体層、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１２２】
次いで、酸化物半導体層の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成する。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
【０１２３】
低抵抗化した第２の酸化物半導体層４４４に接してスパッタ法またはＰＣＶＤ法などにより酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４４４において少なくとも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂと重なる領域は、低抵抗化されたままであり、高抵抗化酸化物半導体領域を間に挟んで２つの低抵抗化酸化物半導体領域となる。半導体装置の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要である。酸化物半導体層４４４は、高抵抗化酸化物半導体領域及び低抵抗化酸化物半導体領域を有する酸化物半導体層４４３（第３の酸化物半導体層）となり、薄膜トランジスタ４４０を作製することができる。なお、高抵抗化酸化物半導体領域は薄膜トランジスタ４４０のチャネル形成領域となる。
【０１２４】
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、低抵抗化酸化物半導体領域を形成することで、ドレイン電極層から低抵抗化酸化物半導体領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても低抵抗化酸化物半導体領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０１２５】
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図ることができる。具体的には、低抵抗化酸化物半導体領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ドレイン電極層、ドレイン電極層側の低抵抗化酸化物半導体領域、チャネル形成領域、ソース電極層側の低抵抗化酸化物半導体領域、ソース電極層の順となる。このときチャネル形成領域では、ドレイン電極層側の低抵抗化酸化物半導体領域よりチャネル形成領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができる。
【０１２６】
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４４０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４４３が酸化物絶縁膜４０７と接した状態で加熱されることになり、薄膜トランジスタ４４０の電気的特性のばらつきを軽減することができる。
【０１２７】
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１２８】
（実施の形態４）
半導体装置及び半導体装置の作製方法を図５及び図６を用いて説明する。
【０１２９】
図６（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図６（Ｂ）は図６（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４５１、ゲート絶縁層４５２、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、酸化物半導体層４５３に接する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。
【０１３０】
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間にゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層４５５ａ及びドレイン電極層４５５ｂが設けられている。そして、ゲート絶縁層４５２、及びソース電極層４５５ａ及びドレイン電極層４５５ｂ上に酸化物半導体層４５３が設けられている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層４５５ａ及びドレイン電極層４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の外周部より外側に延在している。
【０１３１】
また、絶縁表面を有する基板４５０、ゲート電極層４５１、ゲート絶縁層４５２、酸化物半導体層４５３、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物絶縁膜４５７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジスタ４６０は透光性を有し、表示装置の画素部において薄膜トランジスタ４６０を配置する場合、開口率を向上させることができる。
【０１３２】
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）及び徐冷処理が行われた後、酸化物絶縁膜４５７を接して形成することにより、酸化物半導体膜をチャネル形成領域として用いる。
【０１３３】
図５（Ａ）乃至（Ｃ）に図６（Ｂ）に示した薄膜トランジスタ４６０の作製工程の断面図を示す。
【０１３４】
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。また、下地膜となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。下地膜は、基板４５０からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１３５】
ゲート電極層４５１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１３６】
次いで、ゲート電極層４５１上にゲート絶縁層４５２を形成する。
【０１３７】
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【０１３８】
次いで、ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状のソース電極層４５５ａ及びドレイン電極層４５５ｂに加工する（図５（Ａ）参照。）。
【０１３９】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１４０】
次に、ゲート絶縁層４５２、ソース電極層４５５ａ、及びドレイン電極層４５５ｂ上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８３（第１の酸化物半導体層）に加工する（図５（Ｂ）参照。）。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１４１】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着しているゴミを除去することが好ましい。
【０１４２】
酸化物半導体層４８３に脱水化または脱水素化のための第１の加熱処理を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。
【０１４３】
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加熱処理を行う。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。
【０１４４】
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層４５３を形成する。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実施の形態１、実施の形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手順を用いることができる。
【０１４５】
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入するガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち雰囲気中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４６】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【０１４７】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１４８】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１４９】
次いで、酸化物半導体層４５３に接してスパッタ法またはＰＣＶＤ法により酸化物絶縁膜４５７を形成して薄膜トランジスタ４６０を作製することができる（図５（Ｃ）参照。）。本実施の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０１５０】
また、酸化物絶縁膜４５７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜トランジスタ４６０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱されることになり、薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。
【０１５１】
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１５２】
（実施の形態５）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に説明する。また、図７（Ｃ）は薄膜トランジスタの平面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図７（Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
【０１５３】
まず、基板１４００上にゲート電極層１４０１を設ける。
【０１５４】
また、下地膜となる絶縁膜を基板１４００とゲート電極層１４０１の間に設けてもよい。下地膜は、基板１４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１５５】
ゲート電極層１４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１５６】
次いで、ゲート電極層１４０１を覆うゲート絶縁層１４０２上を形成する。ゲート絶縁層１４０２上には、酸化物半導体層を形成する。
【０１５７】
本実施の形態では、酸化物半導体層としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高いターゲットを用いずに済むためコストを低減できる。
【０１５８】
酸化物半導体膜の成膜直後、または酸化物半導体層を島状に加工した後に脱水化または脱水素化を行う。
【０１５９】
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加熱処理を行う。第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上とする。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。
【０１６０】
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層１４０３を得る（図７（Ａ）参照。）。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実施の形態１、実施の形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手順を用いることができる。
【０１６１】
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入するガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即ち雰囲気中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６２】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【０１６３】
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、酸化物半導体層を島状に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１６４】
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
【０１６５】
次いで、酸化物半導体層１４０３上にはチャネル保護層１４１８を接して設ける。チャネル保護層１４１８を設けることによって、酸化物半導体層１４０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させることができる。
【０１６６】
また、脱水化または脱水素化のための加熱処理の後、大気に触れることなく連続的にチャネル保護層１４１８を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく、酸化物半導体層１４０３及びチャネル保護層１４１８を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【０１６７】
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィ工程によるマスクを用いてエッチング加工することでチャネル保護層１４１８を形成する。また、ここでのフォトリソグラフィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素が導入される。
【０１６８】
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上に導電膜を形成する。
【０１６９】
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１７０】
次いで、フォトリソグラフィ工程によるマスクを用いて導電膜を選択的にエッチングして、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース電極層１４０５ａ及びドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（図７（Ｂ）参照）。
【０１７１】
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１７２】
（実施の形態６）
本実施の形態では、実施の形態１に示す薄膜トランジスタを画素部に配置する液晶表示装置の作製例を図８、図９、図１０、図１１、図１２、図１３、図１４、及び図１５を用いて以下に説明する。
【０１７３】
図８（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。透光性を有する基板１００は、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いてもよい。大面積基板を用いることで１枚の基板を用いて複数の液晶表示装置を作製することができ、製造コストを低減できる。本実施の形態では、６００ｍｍ×７２０ｍｍのガラス基板を用いる。
【０１７４】
次いで、可視光に対して透光性を有する導電膜を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。
【０１７５】
大面積基板を用いる場合、フォトリソグラフィ工程を行うためのフォトマスクは高価であるため、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると製造コストを低減できる。なお、製造コスト削減のため、以降のフォトリソグラフィ工程の少なくとも一つの工程でレジストマスクをインクジェット法で形成してもよい。
【０１７６】
ゲート電極層１０１を含むゲート配線、容量配線１０８、及び端子部の第１の端子１２１は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。導電膜は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法、やインクジェット法で形成する。インクジェット法で形成する場合には、フォトリソグラフィ工程が不要となり、さらなる低コスト化が実現できる。
【０１７７】
本実施の形態では、導電膜として、Ｉｎ−Ｓｎ−Ｏ系ターゲットを用いたスパッタ法によって形成するＩｎ−Ｓｎ−Ｏ系導電膜を用いる。導電膜を成膜後、低抵抗な導電膜とするために加熱処理を行ってもよい。ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための基板）に貼り付けて作製されるが、バッキングプレートにターゲットを貼り付ける際、ターゲットを分割して一枚のバッキングプレートにボンディングしてもよい。ターゲットを分割するとバッキングプレートに貼り付ける際のターゲットの反りを緩和することができる。このような分割したターゲットは、大面積基板に上記薄膜を成膜する場合、それに伴って大型化するターゲットに特に好適に用いることができる。もちろん、一枚のバッキングプレートに一枚のターゲットを貼り付けてもよい。
【０１７８】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１７９】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１８０】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１８１】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１８２】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法、またはＰＣＶＤ法などを用い、膜厚を５０ｎｍ以上２５０ｎｍ以下とする。ゲート絶縁層１０２は酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成する。
【０１８３】
本実施の形態では、高密度プラズマ装置のチャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてゲート電極層１０１上に膜厚１００ｎｍのゲート絶縁層１０２を形成する。このゲート絶縁層１０２は、酸化窒化シリコン膜である。本実施の形態では、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。絶縁膜の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１８４】
また、高密度プラズマ装置により得られるゲート絶縁層１０２は、膜厚が一定であるため段差被覆性に優れている。また、高密度プラズマ装置により絶縁膜を形成することで、膜の厚みを精密に制御することができる。
【０１８５】
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置により得られる絶縁膜は緻密な膜と言える。
【０１８６】
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（モル数比））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、２ｎｍ〜２００ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。非晶質の状態を保つために膜厚５０ｎｍ以下とすることが好ましい。特にチャネルエッチ型の薄膜トランジスタにおいては、さらにエッチングされ、膜厚の薄い領域、即ちチャネル形成領域の膜厚は３０ｎｍ以下となり、最終的に作製された薄膜トランジスタの膜厚の薄い領域の膜厚は５ｎｍ以上２０ｎｍ以下とする。また、最終的に作製された薄膜トランジスタのチャネル幅は０．５μｍ以上１０μｍ以下とすることが好ましい。
【０１８７】
また、ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための基板）に貼り付け、真空包装される。酸化物半導体層を成膜する上で、良好な薄膜トランジスタの電気的特性を得るためには、できるだけ大気の水分などに触れさせることなく、ターゲット材が貼り付けられたバッキングプレートをスパッタ装置に設置することが好ましい。スパッタ装置への設置に限らず、ターゲット製造の際や、ターゲットをバッキングプレートにボンディングする際や、真空包装するまでの間に極力大気の水分などにターゲットが触れないようにすることが好ましい。
【０１８８】
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して第１の酸化物半導体層１３３を形成する（図８（Ａ）参照）。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１８９】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１９０】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１９１】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１９２】
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１９３】
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１９４】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１９５】
次に、第１の酸化物半導体層１３３に脱水化または脱水素化のための第１の加熱処理を行う。第１の酸化物半導体層１３３に酸素雰囲気下において第１の加熱処理を行った後、酸素雰囲気下で徐冷を行う。
【０１９６】
第１の加熱処理は、例えば、酸素雰囲気下で６５０℃、１時間の加熱処理を行う。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷し、第２の酸化物半導体層１３４を形成する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。酸化物半導体層を酸素雰囲気下で加熱処理することで、酸化物半導体層に含まれる水などの不純物を除去することができ、同時に第２の酸化物半導体層１３４を酸素過剰な状態とする（図８（Ｂ）参照。）。第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。
【０１９７】
次に、第２の酸化物半導体層１３４上に透光性を有する導電膜１３２をスパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法、やインクジェット法で形成する（図８（Ｃ）参照。）。
【０１９８】
透光性を有する導電膜１３２の材料としては、可視光に対して透光性を有する材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。
【０１９９】
本実施の形態では、透光性を有する導電膜１３２の形成前に脱水化または脱水素化のための第１の加熱処理を行う例を示したが、特に限定されず、透光性を有する導電膜１３２の形成後に第１の加熱処理を行ってもよい。透光性を有する導電膜１３２の形成後に第１の加熱処理を行なうことにより、酸化物半導体層の脱水化または脱水素化と同時に、透光性を有する導電膜１３２の結晶性を改善して低抵抗化する熱処理を兼ねてもよい。
【０２００】
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、容量電極１３５、及び第２の端子１２２を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、凹部を有する酸化物半導体層１０３となる。よってソース電極層１０５ａ及びドレイン電極層１０５ｂと重ならない酸化物半導体層１０３の領域は膜厚の薄い領域となる。図８（Ｄ）においては、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、及び酸化物半導体層のエッチングをドライエッチングによって一度に行うため、ソース電極層１０５ａ、ドレイン電極層１０５ｂ及び酸化物半導体層１０３の端部（ゲート電極層１０１上方に位置する端部）は一致し、連続的な構造となっている。
【０２０１】
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている。
【０２０２】
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン電極層１０５ｂと同じ材料である容量電極１３５は、ゲート絶縁層１０２を誘電体として、容量配線１０８と保持容量を形成する。
【０２０３】
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
【０２０４】
次に、レジストマスクを除去する。レジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体層１０３の露呈されている領域に酸素が導入される。次いで、酸化物半導体層１０３の一部に接する保護絶縁層となる第１の保護絶縁層１０７を形成する。第１の保護絶縁層１０７は、代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。勿論、第１の保護絶縁層１０７は透光性を有する絶縁膜である。
【０２０５】
次いで、第１の保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は酸素雰囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処理を行うと、酸化物半導体層１０３が第１の保護絶縁層１０７と接した状態で加熱されることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気的特性の向上および、電気的特性のばらつきを軽減することができる。この加熱処理（好ましくは１５０℃以上３５０℃未満）は、第１の保護絶縁層１０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【０２０６】
以上の工程で薄膜トランジスタ１７０が作製できる。
【０２０７】
次いで、第２の保護絶縁層１３１を形成する（図９（Ａ）参照。）。第２の保護絶縁層１３１は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。勿論、第２の保護絶縁層１３１は透光性を有する絶縁膜である。
【０２０８】
また、第２の保護絶縁層１３１は、第２の保護絶縁層１３１の下方に設けるゲート絶縁層１０２または下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や、水素イオンや、ＯＨ−などの不純物が侵入することをブロックする。特に、第２の保護絶縁層１３１と接するゲート絶縁層１０２または下地となる絶縁膜を窒化珪素膜とすると有効である。
【０２０９】
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の保護絶縁層１０７、第２の保護絶縁層１３１、及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この段階での断面図を図９（Ｂ）に示す。なお、この段階での平面図が図１０に相当し、図１０の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断した断面図が図９（Ｂ）に対応する。また、図１０に示すように、ここでのエッチングにより容量電極１３５に達するコンタクトホール１２４も形成する。
【０２１０】
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化物半導体膜中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミニウムの組成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透光性を有する導電膜を低抵抗化させるための加熱処理を行う場合、酸化物半導体層１０３を高抵抗化させてトランジスタの電気的特性の向上および、電気的特性のばらつきを軽減する熱処理と兼ねることができる。
【０２１１】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。なお、画素電極層１１０は、第１の保護絶縁層１０７、及び第２の保護絶縁層１３１に形成されたコンタクトホールを介して容量電極１３５と電気的に接続する。
【０２１２】
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透光性を有する導電膜１２８、１２９を残す。透光性を有する導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１上に形成された透光性を有する導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透光性を有する導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
【０２１３】
次いで、レジストマスクを除去し、この段階での断面図を図９（Ｃ）に示す。なお、この段階での平面図が図１１に相当し、図１１の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断した断面図が図９（Ｃ）に対応する。また、本実施の形態では、画素電極層１１０が電気的に接続されている薄膜トランジスタ１７０のチャネル形成領域及びゲート電極層１０１と重なる例を示したが特に限定されず、薄膜トランジスタ１７０のチャネル形成領域が電気的に接続されていない隣の画素の画素電極層と重なる構成としてもよい。薄膜トランジスタ１７０のチャネル形成領域上に重なるように、透光性を有する導電膜、ここでは画素電極層１１０を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トランジスタ１７０のしきい値電圧の変化量を低減することができる。
【０２１４】
また、図１２（Ａ）、図１２（Ｂ）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図１２（Ａ）は図１２（Ｂ）中のＥ１−Ｅ２線に沿った断面図に相当する。図１２（Ａ）において、第１の保護絶縁層１５４及び第２の保護絶縁層１５７上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１２（Ａ）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透光性を有する導電膜１５５で導通させている。なお、図９（Ｃ）に図示した透光性を有する導電膜１２８と第１の端子１２１とが接触している部分が、図１２（Ａ）の透光性を有する導電膜１５５と第１の端子１５１が接触している部分に対応している。
【０２１５】
また、図１２（Ｃ）、及び図１２（Ｄ）は、図９（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１２（Ｃ）は図１２（Ｄ）中のＦ１−Ｆ２線に沿った断面図に相当する。図１２（Ｃ）において、第１の保護絶縁層１５４及び第２の保護絶縁層１５７上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１２（Ｃ）において、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、第１の保護絶縁層１５４及び第２の保護絶縁層１５７を介して透光性を有する導電膜１５５と電気的に接続している。
【０２１６】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０２１７】
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトムゲート型の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０２１８】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
【０２１９】
また、保持容量の構成は、本実施の形態に示す構成に限定されず、例えば容量配線を設けず、画素電極層を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ねて保持容量を形成してもよい。
【０２２０】
また、アクティブマトリクス基板と対向基板との間に液晶層を設けて封止する方法は液晶滴下法や液晶注入法などがある。アクティブマトリクス基板と対向基板との間に液晶層を設け、ＦＰＣ１９２４を貼り付けた液晶表示パネルの例を図１３に示す。図１３（Ａ）において、表示パネル１９０８は、画素電極層が設けられた第１の基板１９２０と、第１の基板１９２０と対向する第２基板１９２３をシール材１９２２で貼り合わせている。また、シール材１９２２は表示部１９２１を囲むように形成されていて、第１の基板１９２０と第２基板１９２３とシール材１９２２で囲まれた領域に液晶層が設けられている。図１３（Ａ）に示す表示パネル１９０８の液晶封止方法は、液晶滴下法を用い、減圧下での基板貼り合わせを行っている。一対の基板間隔は、間隙材、具体的には、球状スペーサや柱状スペーサ、またはシール材に含ませたフィラーなどによって保持される。なお、間隙材は、表示パネル１９０８を駆動させる液晶モード（ＴＮモード、ＶＡモード、ＩＰＳモードなど）によって適宜選択すればよい。ただし、ＩＰＳモードは第２の基板に電極を設けなくともよいが、その他の液晶モードで第２の基板に対向電極を設ける場合が多く、その場合、一対の基板を貼り付ける際に、対向電極と、第１の基板に設けられた端子電極との導通を取るための接続も行う。
【０２２１】
また、図１３（Ｂ）に図１３（Ａ）とは異なる液晶封止方法を用いて作製したパネルの構成例を示す。なお、図１３（Ｂ）において、図１３（Ａ）と共通な部分には同じ符号を用いる。図１３（Ｂ）に示す表示パネルは、第１のシール材１９２５で形成された液晶注入口から液晶注入法などを用いて液晶を注入した後、液晶注入口を第２のシール材１９２６で封止している。
【０２２２】
また、図１３（Ｃ）に図１３（Ａ）とは異なるパネル構成の例を示す。なお、図１３（Ｃ）において、図１３（Ａ）と共通な部分には同じ符号を用いる。図１３（Ｃ）のパネルは、表示部を駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。駆動ＩＣ１９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
【０２２３】
また、必要であれば、図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）で示した表示パネルに所望の光学フィルム、例えば、偏光子、反射防止フィルム、カラーフィルタなどを適宜設ける。
【０２２４】
図１３（Ｃ）に対応するアクティブマトリクス型の液晶表示装置のブロック図の構成について図１４に示す。図１４（Ａ）には、基板１３００上に設けられた表示部１３０１及び基板１３００外部より接続された駆動部１３０２の構成について示している。駆動部１３０２は、信号線駆動回路１３０３、走査線駆動回路１３０４などから構成されている。表示部１３０１には、複数の画素１３０５がマトリクス状に配置されている。
【０２２５】
図１４（Ａ）において、走査線駆動回路１３０４は、外部接続端子１３０９を介して、走査線１３０６に走査信号を供給する。また信号線駆動回路１３０３は、外部接続端子１３０９を介して、信号線１３０８にデータを供給する。この走査線１３０６からの走査信号によって、画素１３０５が走査線１３０６の一行目から順に選択状態となるように走査信号を供給する。
【０２２６】
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆動部１３０２は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によってＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装されることが可能である。または、駆動部１３０２は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって基板１３００に実装することが可能である。
【０２２７】
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆動部１３０２は、単結晶半導体を用いたトランジスタで形成する。したがって、駆動部１３０２は、駆動周波数の向上、駆動電圧の低減による低消費電力化、出力信号のばらつきの低減等の効果が得られる。なお、走査線駆動回路１３０４、信号線駆動回路１３０３からは外部接続端子１３０９を介して信号、電圧、又は電流などが入力されることとなる。
【０２２８】
なお図１４（Ａ）において、走査線駆動回路１３０４には、Ｇ１乃至Ｇｎのｎ本の走査線１３０６が接続される。また信号線駆動回路１３０３には、画像の最小単位をＲＧＢ（Ｒ：赤、Ｇ：緑、Ｂ：青）の３つの画素で構成する場合を考えたとき、Ｒに対応する信号線ＳＲ１乃至ＳＲｍのｍ本と、Ｇに対応する信号線ＳＧ１乃至信号線ＳＧｍのｍ本と、Ｂに対応するＳＢ１乃至ＳＢｍのｍ本の、計３ｍ本の信号線が接続される。すなわち、図１４（Ｂ）に示すように画素１３０５は、色要素毎に信号線を配設し、各色要素を対応した画素に信号線よりデータを供給することで所望の色を再現することが可能になる。
【０２２９】
また、図１５に示すタイミングチャートは、１フレーム期間、行選択期間（表示装置の画素１行のスキャン時間）に応じた期間に走査線１３０６（代表して、Ｇ１、Ｇｎ）を選択するための走査信号、及び信号線１３０８（代表して、ＳＲ１）のデータ信号、について示している。
【０２３０】
なお、図１４に示すブロック図において、各画素が具備するトランジスタは、薄膜トランジスタ１７０であり、ｎチャネル型トランジスタである。そして、図１５における説明においてもｎチャネル型トランジスタのオンまたはオフを制御する場合の画素の駆動について説明するものである。
【０２３１】
図１５のタイミングチャートにおいて、１画面分の画像を表示する期間に相当する１フレーム期間を、画像を見る人が動画表示時の残像感を感じないように少なくとも１／１２０秒（≒８．３ｍｓ）とし（より好ましくは１／２４０秒）、走査線の本数をｎ本として考えると、１／（１２０×ｎ）秒が行選択期間に相当するものとなる。ここで、走査線の本数を２０００本（４０９６×２１６０画素、３８４０×２１６０画素等のいわゆる４ｋ２ｋ映像を想定）を有する表示装置を考えると、配線に起因する信号の遅延等を考慮しない場合には、１／２４００００秒（≒４．２μｓ）が行選択期間に相当する。
【０２３２】
このように、走査線の本数を増やす、例えば２０００本とする場合でも、各画素に配置する薄膜トランジスタ１７０は透光性を有しているため、高い開口率を実現することができる。
【０２３３】
アクティブマトリクス型の液晶表示装置（例えばＴＮ方式）においては、マトリクス状に配置された画素電極層を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極層と該画素電極層に対応する対向電極との間に電圧が印加されることによって、画素電極層と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０２３４】
ＴＮ方式の液晶表示装置は、一対の基板間で液晶が９０°捻れて配向されており、偏光素子の吸収軸方向をラビング方向とほぼ平行、またはほぼ直交となるように配置する。このようなＴＮ方式の液晶表示装置は、画素電極層への電圧無印加時でバックライトなどの光源からの入射光は光源側の偏光素子で直線偏光となり、この直線偏光は液晶層の捻れに沿って伝播し、もう一方の偏光素子の透過軸が直線偏光の方位角と一致している場合は、直線偏光は全て射出して白表示（ノーマリーホワイト表示）となる。
【０２３５】
また、フルカラー表示の液晶表示装置とする場合、カラーフィルタを設け、画素電極層への電圧無印加時でカラー表示となる。また、画素電極層への電圧印加時は、光源からの入射光は光源側の偏光素子で直線偏光となり、液晶層に含まれる液晶分子軸の平均的な配向方向を示す単位ベクトルの向きは基板面とほぼ垂直な方向を向いているため、光源側の直線偏光の方位角は変わらずに伝播し、もう一方の偏光素子の吸収軸と一致するため黒表示となる。
【０２３６】
また、本実施の形態ではＴＮ方式の液晶表示装置の一例を示したが、特に限定されず、様々なモードの液晶表示装置に応用することができる。例えば、視野角特性を改善する方法として、基板主表面に対して水平方向の電界を液晶層に印加する横電界方式（ＩＰＳとも呼ぶ）に応用することができる。また、液晶材料として負の誘電率異方性を有するネマチック液晶材料を用い、配向膜として垂直配向膜を用いる方法に応用することができる。この垂直配向膜を用いる方法は、電圧制御複屈折（ＥＣＢとも呼ぶ）方式の一つであり、液晶分子の複屈折性を利用して透過率を制御するものである。
【０２３７】
また、応答速度を改善する方法として、強誘電性液晶や反強誘電性液晶を用いて、動画表示に対応できるように、液晶層の応答速度を向上させてもよい。
【０２３８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２３９】
また、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モードを採用した透過型液晶表示装置に応用することもできる。ＯＣＢモードは、一対の基板間の液晶層をベンド配向とよばれる状態とすることで液晶層の応答速度を向上させるものである。液晶層に接する第１の配向膜のプレチルト角と、液晶層に接する第２の配向膜のプレチルト角を逆向きとしてベンド配向とする。なお、このＯＣＢモードは、液晶層を初期のスプレイ配向からベンド配向とよばれる状態に転移させる必要がある。
【０２４０】
また、垂直配向モードを採用した透過型液晶表示装置に応用することもできる。垂直配向モードを採用した透過型液晶表示装置において、１画素を複数のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法としてもよい。この駆動方法はサブピクセル駆動と呼ばれる。
【０２４１】
広視野角を実現するため、サブピクセル駆動を用い、１画素を複数のサブピクセルに分割しても各画素に配置する薄膜トランジスタ１７０は透光性を有しているため、高い開口率を実現することができる。
【０２４２】
また、液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【０２４３】
また、垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【０２４４】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【０２４５】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【０２４６】
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
【０２４７】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
【０２４８】
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
【０２４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２５０】
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５１】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５２】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２５３】
図１６は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２５４】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２５５】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
【０２５６】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２５７】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
【０２５８】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２５９】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１６と同じ画素構成を用いることができる。
【０２６０】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２６１】
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２６２】
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２又は実施の形態３で示す薄膜トランジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０２６３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２６４】
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
【０２６５】
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。また、駆動用ＴＦＴ７００１は窒化珪素膜や窒化アルミニウム膜である保護絶縁層７００６で覆われ、さらに平坦化絶縁膜７００７で覆われている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２６６】
また、陰極７００３は隣り合う画素の陰極７００８と、隔壁７００９で絶縁されている。また、隣り合う画素の陰極７００８が駆動用ＴＦＴ７００１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７００１のチャネル形成領域上に重なるように、隣り合う画素の陰極７００８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７００１のしきい値電圧の変化量を低減することができる。
【０２６７】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２６８】
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２６９】
また、陰極７０１３は隣り合う画素の陰極７０１８と、隔壁７０１９で絶縁されている。また、隣り合う画素の陰極７０１８が駆動用ＴＦＴ７０１１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７０１１のチャネル形成領域上に重なるように、隣り合う画素の陰極７０１８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７０１１のしきい値電圧の変化量を低減することができる。
【０２７０】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２７１】
また、駆動用ＴＦＴ７０１１は透光性を有しているため、発光素子７０１２の隣の画素の発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０１１を通過して陰極７０１３側に射出する。
【０２７２】
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
【０２７３】
また、陰極７０２３は隣り合う画素の陰極７０２８と、隔壁７０２９で絶縁されている。また、隣り合う画素の陰極７０２８が駆動用ＴＦＴ７０２１の酸化物半導体層とゲート絶縁層と重なっている構成となっている。駆動用ＴＦＴ７０２１のチャネル形成領域上に重なるように、隣り合う画素の陰極７０２８を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における駆動用ＴＦＴ７０２１のしきい値電圧の変化量を低減することができる。
【０２７４】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２７５】
また、駆動用ＴＦＴ７０２１は透光性を有しているため、発光素子７０２２の隣の画素の発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０２１を通過して陰極７０２３側に射出する。
【０２７６】
また、本実施の形態では、画素電極層である陰極が隣り合う画素のＴＦＴのチャネル形成領域と重なる例を示したが特に限定されず、陰極が電気的に接続されているＴＦＴのチャネル形成領域と重なる構成としてもよい。
【０２７７】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２７８】
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２７９】
なお半導体装置は、図１７に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。
【０２８０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２８１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２８２】
（実施の形態８）
実施の形態１乃至７のいずれか一に示す工程により作製される薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２８３】
図１８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカー１００５、マイク１００６などを備えている。
【０２８４】
図１８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２８５】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２８６】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２８７】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２８８】
また、画面モードの切り替えは、表示部１００２に触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２８９】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２９０】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れて、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２９１】
表示部１００２には、実施の形態１に示す薄膜トランジスタを複数配置するが、薄膜トランジスタ及び配線は透光性を有しているため、表示部１００２に光センサを設ける場合には入射光を薄膜トランジスタ及び配線が妨げないため有効である。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合においても薄膜トランジスタ及び配線が遮光しないため、好ましい。
【０２９２】
図１８（Ｂ）も携帯電話機の一例である。図１８（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０２９３】
図１８（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
【０２９４】
また、表示パネル１８０２はタッチパネルを備えており、図１８（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０２９５】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０２９６】
表示装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図１８（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２９７】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０２９８】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２９９】
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３００】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３０１】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３０２】
表示部９６０３には、実施の形態１に示す透光性を有する薄膜トランジスタを複数配置するため、走査線の本数を増やす、例えば、走査線の本数を２０００本（４０９６×２１６０画素、３８４０×２１６０画素等のいわゆる４ｋ２ｋ映像を想定）として表示画像の高精細化を図る場合においても開口率を高くすることができる。ただし、表示部９６０３のサイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、走査線またはソース線に低抵抗な金属配線を補助配線として設けることが好ましい。
【０３０３】
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３０４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３０５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３０６】
図２０は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２０に示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２０に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２０に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３０７】
以上のように、透光性を有する薄膜トランジスタは、上記のような様々な電子機器の表示部又は表示パネルに配置することができる。透光性を有する薄膜トランジスタを表示パネルのスイッチング素子として用いることにより、高い開口率を有する表示部を備えた信頼性の高い電子機器を提供することができる。
【０３０８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３０９】
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 第１の保護絶縁層
１０８ 容量配線
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２４ コンタクトホール
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透光性を有する導電膜
１２９ 透光性を有する導電膜
１３１ 第２の保護絶縁層
１３２ 透光性を有する導電膜
１３３ 第１の酸化物半導体層
１３４ 第２の酸化物半導体層
１３５ 容量電極
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極層
１５４ 第１の保護絶縁層
１５５ 透光性を有する導電膜
１５６ 電極層
１５７ 第２の保護絶縁層
１７０ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁膜
４３０ 第１の酸化物半導体層
４３１ 第２の酸化物半導体層
４４０ 薄膜トランジスタ
４４２ 第２の酸化物半導体層
４４３ 酸化物半導体層
４４４ 第２の酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ 酸化物絶縁膜
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４８０ 薄膜トランジスタ
４８１ 酸化物半導体層
４８３ 酸化物半導体層
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカー
１００６ マイク
１３００ 基板
１３０１ 表示部
１３０２ 駆動部
１３０３ 信号線駆動回路
１３０４ 走査線駆動回路
１３０５ 画素
１３０６ 走査線
１３０８ 信号線
１３０９ 外部接続端子
１４００ 基板
１４０１ ゲート電極層
１４０２ ゲート絶縁層
１４０３ 酸化物半導体層
１４０５ａ ソース電極層
１４０５ｂ ドレイン電極層
１４１８ チャネル保護層
１４３０ 薄膜トランジスタ
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
１９０８ 表示パネル
１９２０ 基板
１９２１ 表示部
１９２２ シール材
１９２３ 基板
１９２４ ＦＰＣ
１９２５ 第１のシール材
１９２６ 第２のシール材
１９２７ 駆動ＩＣ
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００６ 保護絶縁層
７００７ 平坦化絶縁膜
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 透光性を有する導電膜
７０１８ 陰極
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 透光性を有する導電膜
７０２８ 陰極
７０２９ 隔壁
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上に酸化物半導体層と、
前記酸化物半導体層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する保護絶縁層と、
前記保護絶縁層上に金属酸化物からなる画素電極層とを有し、
前記ゲート電極層、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、前記保護絶縁層、及び前記画素電極層は透光性を有し、
前記画素電極層は、前記酸化物半導体層及び前記ゲート電極層と重なることを特徴とする半導体装置。
【請求項２】
請求項１において、前記ゲート電極層は、金属酸化物であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記ソース電極層及び前記ドレイン電極層は、金属酸化物であることを特徴とする半導体装置。
【請求項４】
絶縁表面を有する基板上に金属酸化物からなるゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化し、
前記脱水化または脱水素化させた酸化物半導体層上に金属酸化物からなるソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記脱水化または脱水素化させた酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する保護絶縁層を形成し、
前記保護絶縁層上に金属酸化物からなる画素電極層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において前記脱水化または脱水素化は窒素雰囲気、または希ガス雰囲気下の加熱であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４において前記脱水化または脱水素化は酸素雰囲気下の加熱であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４において前記脱水化または脱水素化は減圧下の加熱であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至７のいずれか一において前記ゲート電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項４乃至８のいずれか一において前記ソース電極層及び前記ドレイン電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項４乃至９のいずれか一において前記画素電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【請求項１】
絶縁表面を有する基板上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上に酸化物半導体層と、
前記酸化物半導体層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する保護絶縁層と、
前記保護絶縁層上に金属酸化物からなる画素電極層とを有し、
前記ゲート電極層、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、前記保護絶縁層、及び前記画素電極層は透光性を有し、
前記画素電極層は、前記酸化物半導体層及び前記ゲート電極層と重なることを特徴とする半導体装置。
【請求項２】
請求項１において、前記ゲート電極層は、金属酸化物であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記ソース電極層及び前記ドレイン電極層は、金属酸化物であることを特徴とする半導体装置。
【請求項４】
絶縁表面を有する基板上に金属酸化物からなるゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層を脱水化または脱水素化し、
前記脱水化または脱水素化させた酸化物半導体層上に金属酸化物からなるソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層、前記脱水化または脱水素化させた酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する保護絶縁層を形成し、
前記保護絶縁層上に金属酸化物からなる画素電極層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において前記脱水化または脱水素化は窒素雰囲気、または希ガス雰囲気下の加熱であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４において前記脱水化または脱水素化は酸素雰囲気下の加熱であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４において前記脱水化または脱水素化は減圧下の加熱であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至７のいずれか一において前記ゲート電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項４乃至８のいずれか一において前記ソース電極層及び前記ドレイン電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項４乃至９のいずれか一において前記画素電極層は、金属酸化物からなるスパッタターゲットを用いて形成される透光性を有する導電膜であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１１−３５３８８（Ｐ２０１１−３５３８８Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２０１０−１５６７７９（Ｐ２０１０−１５６７７９）
【出願日】平成２２年７月９日（２０１０．７．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２２年７月９日（２０１０．７．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]