半導体装置及びその製造方法
【課題】高速動作が可能なMIPS構造を持つメタルゲートを含む半導体装置を得られるようにする。
【解決手段】半導体装置は、半導体基板1の上に形成されたゲート絶縁膜3と、該ゲート絶縁膜3の上に順次形成され、TiN膜4とポリシリコン膜5とにより構成されたゲート電極20の第2のゲート電極部20bと、半導体基板1の上にゲート電極20を覆うように形成された層間絶縁膜8とを有している。層間絶縁膜8及びポリシリコン膜5を貫通して形成されたコンタクト9は、TiN膜4と直接に接続されている。
【解決手段】半導体装置は、半導体基板1の上に形成されたゲート絶縁膜3と、該ゲート絶縁膜3の上に順次形成され、TiN膜4とポリシリコン膜5とにより構成されたゲート電極20の第2のゲート電極部20bと、半導体基板1の上にゲート電極20を覆うように形成された層間絶縁膜8とを有している。層間絶縁膜8及びポリシリコン膜5を貫通して形成されたコンタクト9は、TiN膜4と直接に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メタルゲート電極を有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
従来のMIS(metal insulator semiconductor)型トランジスタにおけるメタルゲート構造のうち、金属材料とポリシリコンとを積層した、いわゆるMIPS(metal-inserted polysilicon stack)構造の形成方法を図19(a)〜図19(f)を参照しながら説明する(例えば、特許文献1を参照。)。
【0003】
まず、図19(a)に示すように、シリコンからなる半導体基板101の上部に、シャロウトレンチ分離(STI)等からなる素子分離膜102を選択的に形成して、半導体基板101をNFET(N-type field effect transistor:N型電界効果トランジスタ)形成領域50Nと、PFET(P-type field effect transistor:P型電界効果トランジスタ)形成領域50Pとに区画する。その後、しきい値(Vt)制御用の不純物注入及び注入された不純物の活性化熱処理を行う。続いて、半導体基板101上の全面にゲート絶縁膜103を形成する。続いて、形成されたゲート絶縁膜103上の全面に、仕事関数の値が大きく、PFETの動作特性に有効な窒化チタン(TiN)膜104を堆積する。続いて、堆積したTiN膜104におけるNFET形成領域50Nに含まれる部分を除去する。
【0004】
次に、図19(b)に示すように、NFET形成領域50N及びPFET形成領域50Pの全面に、ポリシリコン膜105を堆積する。
【0005】
次に、図19(c)に示すように、ポリシリコン膜105の上に、高融点金属であるタングステン(W)膜106と、窒化シリコン(SiN)膜107とを順次堆積する。
【0006】
次に、図19(d)に示すように、堆積した複数の膜をパターニングすることにより、ゲート電極120を形成する。具体的には、ゲート電極120として、NFET形成領域50Nにおいては、W膜106及びポリシリコン膜105からなる第1のゲート電極部120aを形成し、PFET形成領域50Pにおいては、W膜106、ポリシリコン膜105及びTiN膜104からなる第2のゲート電極部120bを形成する。ここで、ゲート電極120は、ゲート幅方向に沿った断面を表している。
【0007】
次に、図19(e)に示すように、ゲート電極120をマスクとした半導体基板101へのエクステンション注入によるLDD(lightly doped drain)層の形成、ゲート電極120へのサイドウォール108の形成、及びゲート電極120及びサイドウォール108をマスクとした半導体基板101へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後は、図示はしないが、ニッケル(Ni)膜を半導体基板101上の全面に堆積して、ソース/ドレインの上部にニッケルシリサイド層を形成する
次に、図19(f)に示すように、半導体基板101の上に層間絶縁膜109を堆積し、堆積した層間絶縁膜109の上面を平坦化する。続いて、平坦化された層間絶縁膜109及びゲート電極120上のSiN膜107に対してその下側のW膜106を露出するコンタクトホールを形成し、該コンタクトホールにタングステン(W)を充填することにより、コンタクト110を形成する。
【0008】
これにより、PFET形成領域50Pにおいては、MIPS構造を採るメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【特許文献1】特開2007−088122号公報
【特許文献2】特開2001−274391号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、前記従来のMIPS構造を採るメタルゲートを有する半導体装置は、PFETを構成するメタルゲートである第2のゲート電極部120bにおいて、TiN膜104とポリシリコン膜105との間の界面抵抗が高いという問題がある。
【0010】
メタルゲートを用いるトランジスタ、ここではPFETを高速で動作させるには、トランジスタへの電荷の充電及び放電を速やかに行う必要がある。そのためには、コンタクト110からゲート絶縁膜103に接して形成されたTiN膜104までの電流経路における抵抗値を低く抑える必要がある。
【0011】
上記の従来例においては、コンタクト110からTiN膜104までの電流経路にはポリシリコン膜105が介在しており、この場合の抵抗成分は、ポリシリコン膜105の比抵抗、TiN膜104の比抵抗及びポリシリコン膜105とTiN膜104との間の界面抵抗とに分けられる。さらには、W膜106の比抵抗及び該W膜106とポリシリコン 膜105と間の界面抵抗も含まれるが、Wの比抵抗はTiNと比べて低く、また、W膜106とポリシリコン膜105と間の界面抵抗も低く抑えることができることは知られている(例えば、特許文献2を参照。)。
【0012】
図20に、シミュレーションにより算出したポリシリコン膜105とTiN膜104との間の界面抵抗の値とゲート電極120の遅延時間との関係を示す。ここで、遅延時間とは、コンタクト110に所定の電圧を印加した瞬間を0secとし、TiN膜104の電圧値が所定の印加電圧の90%にまで到達した時間として定義する。なお、ここでは、ポリシリコン膜105の比抵抗値を1300μΩcmと、TiN膜104の比抵抗値を200μΩcmと仮定している。図20のシミュレーション結果から、必要な立ち上がり時間を1psecと仮定すると、界面抵抗値はおよそ1×10−7Ωcm2以下に設定しなければならないことが分かる。なお、ここでは、タングステンとポリシリコンとの間の界面抵抗及びタングステンの比抵抗は無視している。
【0013】
しかしながら、TiN膜104とポリシリコン膜105との間の界面抵抗を実測したところ、およそ1×10−5Ωcm2程度であることが判明した。この界面抵抗値では、遅延時間は少なくとも10psecを超えるため、ギガHzレベルの高周波を扱う半導体装置の動作には、上記の従来例に係るゲートメタル構造は適用できない。
【0014】
ポリシリコン膜105とTiN膜104との界面が高抵抗である原因は、ポリシリコン膜104をTiN膜104の上に堆積する際の初期段階での酸素の混入によるTiN膜104の酸化、又はTiN膜104とポリシリコン膜105と間に形成されるショットキ接合等が挙げられる。
【0015】
理論的には、ゲートメタルの仕事関数の値がシリコンのバンドギャップの中にある場合は、TiN膜104とポリシリコン膜105との間に生じるショットキ接合は不可避である。両者の界面抵抗の値を減少させるには、ポリシリコン膜105中のドーパント濃度を高めることによりショットキバリアをトンネリングする膜厚を薄くし、且つ、ポリシリコン膜105の堆積時の前処理及び堆積方法を最適化することにより、ポリシリコン膜105とTiN膜104との界面に高抵抗化に寄与する新たな膜が形成されないように細心の注意を払う必要がある。
【0016】
本発明は、前記従来の問題を解決し、高速動作が可能なMIPS構造を持つメタルゲートを含む半導体装置を得られるようにすることを目的とする。
【課題を解決するための手段】
【0017】
前記の目的を達成するため、本発明は、半導体装置を、ゲート電極と電気的に接続されるコンタクトとメタルゲートを構成する金属膜とをシリコン膜を介在させることなく接続する構成とする。
【0018】
具体的に、本発明に係る第1の半導体装置は、半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に順次形成され、第1の金属膜とシリコンからなる導電膜とにより構成されたゲート電極と、半導体領域の上にゲート電極を覆うように形成された絶縁膜と、絶縁膜及び導電膜を貫通して第1の金属膜と直接に接続された第2の金属膜とを備えていることを特徴とする。
【0019】
第1の半導体装置によると、絶縁膜及び導電膜を貫通して第1の金属膜と直接に接続された第2の金属膜を備えており、すなわち、コンタクトである第2の金属膜が第1の金属膜とシリコンとの高抵抗となりやすい界面を介することなく直接に接続されるため、高速動作を実現することができる。
【0020】
本発明に係る第2の半導体装置は、互いの極性が異なる第1の半導体領域及び第2の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜における第1の半導体領域の上に形成された第1の導電膜を含む第1のゲート電極と、ゲート絶縁膜における第2の半導体領域の上に順次形成され、第1の金属膜とシリコンからなる第2の導電膜とにより構成された第2のゲート電極と、第1の半導体領域及び第2の半導体領域の上にゲート電極を覆うように形成された絶縁膜と、絶縁膜を貫通して第1の金属膜と接続された第2の金属膜とを備え、第1の金属膜は第2の半導体領域における第1の半導体領域との境界部分において第2の半導体領域に対して垂直に立ち上がる垂直部を有し、第1の金属膜における垂直部の上端面は、第1の導電膜及び第2の導電膜から露出しており、第2の金属膜は、第1の金属膜における垂直部の上端面と接続されていることを特徴とする。
【0021】
第2の半導体装置によると、メタルゲートを構成する第1の金属膜は、第2の半導体領域における第1の半導体領域との境界部分において第2の半導体領域に対して垂直に立ち上がる垂直部を有し、第1の金属膜における垂直部の上端面は、第1の導電膜及び第2の導電膜から露出しており、第2の金属膜は、第1の金属膜における垂直部の上端面と接続されている。これにより、コンタクトである第2の金属膜が第1の金属膜とシリコンとの高抵抗となりやすい界面を介することがないため、高速動作を実現することができる。
【0022】
第2の半導体装置において、第1の導電膜はシリコンからなることが好ましい。
【0023】
また、第2の半導体装置において、第1の導電膜は第3の金属膜であることが好ましい。
【0024】
第2の半導体装置は、第1の導電膜の上面、第2の導電膜の上面及び第1の金属膜における垂直部の上端面を覆う第4の金属膜をさらに備え、第2の金属膜は、第1の金属膜における垂直部の上端面と第4の金属膜を介して電気的に接続されていることが好ましい。
【0025】
第2の半導体装置は、第1の導電膜の上面、第2の導電膜の上面及び第1の金属膜における垂直部の上端面を覆うように順次形成され、シリコンからなる第3の導電膜と第4の金属膜とをさらに備え、第2の金属膜は、第4の金属膜及び第3の導電膜を貫通して第1の金属膜における垂直部の上端面と直接に接続されていることが好ましい。
【0026】
この場合に、第4の金属膜は金属シリサイド又は高融点金属からなることが好ましい。
【0027】
本発明に係る第1の半導体装置の製造方法は、半導体領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、第1の金属膜及びシリコンからなる導電膜を順次形成する工程と、第1の金属膜及び導電膜をパターニングすることにより、第1の金属膜及び導電膜からゲート電極を形成する工程と、半導体領域の上に、ゲート電極を覆う絶縁膜を形成する工程と、絶縁膜及び導電膜に対して、第1の金属膜を露出するコンタクトホールを形成する工程と、コンタクトホールに第2の金属膜を第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする。
【0028】
本発明に係る第2の半導体装置の製造方法は、互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上にゲート絶縁膜を形成する工程と、第2の半導体領域におけるゲート絶縁膜の上に、第1の金属膜を選択的に形成する工程と、第1の半導体領域におけるゲート絶縁膜の上及び第2の半導体領域における第1の金属膜の上に、シリコンからなる導電膜を形成する工程と、第1の半導体領域においては、導電膜をパターニングして導電膜から第1のゲート電極を形成し、第2の半導体領域においては、導電膜及び第1の金属膜をパターニングして導電膜及び第1の金属膜から第2のゲート電極を形成する工程と、第1の半導体領域及び第2の半導体領域の上に、第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する工程と、絶縁膜及び導電膜に対して、第1の金属膜を露出するコンタクトホールを形成する工程と、コンタクトホールに第2の金属膜を第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする。
【0029】
本発明に係る第3の半導体装置の製造方法は、互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上にゲート絶縁膜を形成する第1の工程と、第1の半導体領域におけるゲート絶縁膜の上に、シリコンからなる第1の導電膜を選択的に形成する第2の工程と、第1の半導体領域における第1の導電膜の上及び該第1の導電膜における第2の半導体領域側の側面、並びに第2の半導体領域におけるゲート絶縁膜の上に跨るように、第1の金属膜を形成する第3の工程と、第1の金属膜の上に、シリコンからなる第2の導電膜を形成する第4の工程と、第2の導電膜を研磨することにより、第1の導電膜と、第1の金属膜における第1の導電膜及び第2の導電膜に挟まれた第1の導電膜の側面上部分の上端面とを露出する第5の工程と、第1の半導体領域においては、第1の導電膜をパターニングして第1の導電膜から第1のゲート電極を形成し、第2の半導体領域においては、第2の導電膜及び第1の金属膜をパターニングして第2の導電膜及び第1の金属膜から第2のゲート電極を形成する第6の工程と、第1の半導体領域及び第2の半導体領域の上に、第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する第7の工程と、絶縁膜に対して、第1の金属膜における上端面を露出するコンタクトホールを形成する第8の工程と、コンタクトホールに第2の金属膜を第1の金属膜における上端面と直接に接続されるように埋め込む第9の工程とを備えていることを特徴とする。
【0030】
第3の半導体装置の製造方法は、第1の工程と第2の工程との間に、ゲート絶縁膜の上における第1の半導体領域に、第3の金属膜を選択的に形成する第10の工程とをさらに備え、第6の工程において、第1のゲート電極は、第3の金属膜をもパターニングすることにより、第1の導電膜及び第3の金属膜により構成されることが好ましい。
【発明の効果】
【0031】
本発明に係る半導体装置及びその製造方法によると、高速動作が可能なMIPS構造を持つメタルゲートを有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0032】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0033】
図1は本発明の第1の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。
【0034】
図1に示すように、シリコン(Si)からなる半導体基板1の上部は、シャロウトレンチ分離(STI)等からなる素子分離膜2によって、NFET(N-type field effect transistor)形成領域50NとPFET(P-type field effect transistor)形成領域50Pとに区画されている。
【0035】
素子分離膜2が形成された半導体基板1に主面上には、厚さが1.5nmの酸化シリコン(SiO2)膜と厚さが3.0nmの酸窒化ハフニウムシリコン(HfSiON)膜とからなるゲート絶縁膜3が形成されている。
【0036】
ゲート絶縁膜3の上には、NFET形成領域50N及びPFET形成領域50Pに跨ってゲート電極20が形成されている。具体的には、NFET形成領域50Nにおいては、上部にニッケルシリサイド層7が形成され且つ厚さが100nmのポリシリコン膜5により構成された第1のゲート電極部20aが形成され、PFET形成領域50Pにおいては、厚さが10nmの窒化チタン(TiN)膜4と上部にニッケルシリサイド層7が形成され且つ厚さが100nmのポリシリコン膜5とにより構成された第2のゲート電極部20bが形成されている。なお、ニッケルシリサイド層7において、シリサイド化する金属はニッケル(Ni)に限られず、コバルト(Co)又はチタン(Ti)等を用いることができる。
【0037】
ゲート電極20は、例えば酸化シリコンからなる層間絶縁膜8により覆われている。ゲート電極20におけるNFET形成領域50N及びPFET形成領域50Pの境界部分には、層間絶縁膜8、ニッケルシリサイド層7及びポリシリコン膜5を貫通してTiN膜4と直接に接続されたチタン(Ti)、窒化チタン(TiN)及びタングステン(W)が積層されてなるコンタクト9が形成されている。なお、コンタクト9の形成位置は、必ずしもNFET形成領域50N及びPFET形成領域50Pの境界部分に限られず、コンタクト9とTiN膜4とが直接に接続される位置であれば構わない。
【0038】
このように、第1の実施形態によると、コンタクト9は、第2のゲート電極部20bにおけるポリシリコン膜5を貫通してTiN膜4と直接に接続されている。従って、コンタクト9とTiN膜4との間には、ポリシリコン膜5とTiN膜4との間の高抵抗となりやすい界面が介在しないため、PFETに対して高速動作を実現することができる。
【0039】
(第1の実施形態の第1変形例)
図2に本発明の第1の実施形態の第1変形例に係る半導体装置の断面構成を示す。図2において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0040】
図2に示すように、第1変形例においては、第1のゲート電極部20aに対しても、第2のゲート電極部20bと同様に、ゲート絶縁膜3とポリシリコン膜5との間に、TiN膜4Aを設けるMIPS構造としてもよい。但し、この場合には、NFETにおけるゲート絶縁膜3に対する仕事関数の値の調整は、第1のゲート電極部20aのポリシリコン膜5に対するドーパント種の変更等により行うことができる。また、ゲート絶縁膜3の上にキャップ膜、例えば酸化ランタン(LaO)膜を堆積することによっても行うことができる。
【0041】
(第1の実施形態の第2変形例)
また、図3に示す第2変形例のように、第1のゲート電極部20aの金属材料を炭化タンタル(Ta2C)膜10とし、第2のゲート電極部20bの金属材料をTiN膜4としてもよい。
【0042】
このように、NFETに対してもMIPS構造としてもよく、NFETを構成するメタルゲートが第1変形例のようにPFETを構成するメタルゲートと同一の金属材料を用いる場合には、例えばポリシリコン膜5へのドーパント種を変更し、また、第2変形例のようにPFETを構成するメタルゲートと異なる金属材料を用いる場合には、Ta2C又はTaC等の有効仕事関数が4.6eV以下で、NFETの動作特性の向上に有効な金属材料を用いればよい。
【0043】
なお、第1の実施形態及びその各変形例において、ゲート電極20を構成するポリシリコン膜5の上部に形成したニッケルシリサイド層7は、必ずしも形成する必要はない。
【0044】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0045】
図4(a)〜図4(e)は本発明の第1の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0046】
まず、図4(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるしきい値(Vt)制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmの酸化ハフニウムシリコン(HfSiO)膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、酸窒化ハフニウムシリコン(HfSiON)と酸化シリコン(SiO2)との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、高誘電体は、酸窒化ハフニウムシリコンに限られず、酸化ハフニウムシリコン(HfSiO)、酸化ハフニウム(HfO2)又はジルコニム(Zr)系酸化物等を用いることができる。また、ゲート絶縁膜3は、高誘電体材料を含まない酸化シリコン(SiO2)又は酸窒化シリコン(SiON)でも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、厚さが10nmの窒化チタン(TiN)膜4を堆積する。ここでは、TiN膜4の成膜には、化学的気相堆積(CVD)法、物理的気相堆積(PVD)法又は原子層堆積(ALD)法等を用いることができる。また、メタルゲート用の金属材料は、TiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上の、PFETの動作特性の向上に有効な金属を含む材料を用いることができる。続いて、リソグラフィ法により、PFET形成領域50Pを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、NFET形成領域50NのTiN膜4をウェットエッチングにより除去する。その後、レジストマスクを除去する。
【0047】
次に、図4(b)に示すように、CVD法により、ゲート絶縁膜3及びTiN膜6の上に全面にわたって、厚さが100nmの導電性を持たせたポリシリコン膜5を堆積する。
【0048】
次に、図4(c)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、ポリシリコン膜5からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及びポリシリコン膜5からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD(lightly doped drain)層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0049】
次に、図4(d)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20の上部にそれぞれニッケルシリサイド層7を形成する。
【0050】
次に、図4(e)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面を化学機械研磨(CMP)法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8、ニッケルシリサイド層7及びポリシリコン膜5に対して、その下側のTiN膜4を露出するコンタクトホールを選択的に形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0051】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4と直接に接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0052】
以上の製造方法により、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0053】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0054】
図5は本発明の第2の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。
【0055】
図5に示すように、Siからなる半導体基板1の上部は、STI等からなる素子分離膜2によって、NFET形成領域50NとPFET形成領域50Pとに区画されている。
【0056】
素子分離膜2が形成された半導体基板1に主面上には、厚さが1.5nmのSiO2膜と厚さが3.0nmのHfSiON膜とからなるゲート絶縁膜3が形成されている。
【0057】
ゲート絶縁膜3の上には、NFET形成領域50N及びPFET形成領域50Pに跨ってゲート電極20が形成されている。具体的には、NFET形成領域50Nにおいては、厚さが100nmの第1のポリシリコン膜5により構成された第1のゲート電極部20aが形成され、PFET形成領域50Pにおいては、厚さが10nmのTiN膜4と厚さが90nmの第2のポリシリコン膜11とにより構成された第2のゲート電極部20bが形成されている。
【0058】
第2の実施形態の特徴として、PFETを構成するTiN膜4は、PFET形成領域50PにおけるNFET形成領域50Nとの境界部分において半導体基板1の主面に対して垂直に立ち上がる垂直部4aを有している。なお、垂直部4aの形成位置は、必ずしもNFET形成領域50N及びPFET形成領域50Pの境界部分に限られない。
【0059】
ゲート電極20は、例えば酸化シリコンからなる層間絶縁膜8により覆われている。ゲート電極20におけるTiN膜4の垂直部4aの上側部分には、層間絶縁膜8を貫通してTiN膜4の垂直部4aと直接に接続されたTi、TiN及びWが積層されてなるコンタクト9が形成されている。
【0060】
このように、第2の実施形態によると、コンタクト9は、第2のゲート電極部20bを構成するTiN膜4が第2のポリシリコン膜11から露出した垂直部4aと直接に接続されている。従って、コンタクト9とTiN膜4との間には、第2のポリシリコン膜11とTiN膜4との間の高抵抗となりやすい界面が介在しないため、PFETに対して高速動作を実現することができる。
【0061】
(第2の実施形態の第1変形例)
図6に本発明の第2の実施形態の第1変形例に係る半導体装置の断面構成を示す。図6において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0062】
図6の第1変形例に示すように、ゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11の上部にニッケルシリサイド層7が形成されていてもよい。
【0063】
(第2の実施形態の第2変形例)
また、図7に示す第2変形例のように、ゲート電極20を構成する各ポリシリコン膜5、11の上部にニッケルシリサイド層7が形成されている場合には、コンタクト9は、必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7を介して接続されていてもよい。
【0064】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0065】
図8(a)〜図8(f)は本発明の第2の実施形態の第1変形例に係る半導体装置の製造方法の工程順の断面構成を示している。
【0066】
まず、図8(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるVt制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmのHfSiO膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、HfSiONとSiO2との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、ゲート絶縁膜3は、高誘電体材料を含まないSiO2又はSiONでも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、CVD法により、厚さが150nmの導電性を持たせた第1のポリシリコン膜5を堆積する。続いて、リソグラフィ法により、NFET形成領域50Nを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、PFET形成領域50Pの第1のポリシリコン膜5をウェットエッチングにより除去する。ここで、ポリシリコンに対するウエットエッチングにはアンモニア(NH3)溶液を用いることができる。アンモニア溶液を用いたHfSiONのシリコンに対するエッチング選択比はほぼ0であり、従って、アンモニア溶液により、ゲート絶縁膜3をエッチングすることなく、第1のポリシリコン膜5をエッチングすることができる。その後、レジストマスクを除去する。
【0067】
次に、図8(b)に示すように、PVD法により、ゲート絶縁膜3及び第1のポリシリコン膜5の上に全面にわたって、厚さが10nmのTiN膜4を堆積する。なお、TiN膜4の堆積にはCVD法又はALD法を用いてもよい。なお、成膜されるTiN膜4には、NFET形成領域50Nに形成された第1のポリシリコン膜5のPFET形成領域50P側の端面上に垂直部4aが形成される必要がある。また、PFETのメタルゲート形成用の金属材料はTiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上のPFETの動作特性の向上に有効な金属材料を用いることができる。続いて、CVD法により、TiN膜4の上に厚さが150nmの導電性を持たせた第2のポリシリコン膜11を堆積する。
【0068】
次に、図8(c)に示すように、CMP法により、堆積した第2のポリシリコン膜11、TiN膜4及び第1のポリシリコン膜5に対して研磨を行って表面を平坦化する。ここでは、NFET形成領域50Nにおける第1のポリシリコン膜5の厚さが100nmとなるように研磨し、これにより、PFET形成領域50pにおいては、第2のポリシリコン膜11の厚さは90nmとなる。また、このCMP工程により、NFET形成領域50NとPFET形成領域50Pとの境界部分において、堆積したTiN膜4の垂直部4aが第1のポリシリコン膜5及び第2のポリシリコン膜11の間から露出する。
【0069】
次に、図8(d)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及び第2のポリシリコン膜11からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0070】
次に、図8(e)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11のそれぞれの上部にニッケルシリサイド層7を形成する。
【0071】
次に、図8(f)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8に対して、その下側のTiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0072】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0073】
以上説明したように、第2の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けているため、層間絶縁膜8にのみコンタクトホールを形成するだけで、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0074】
なお、上述した製造方法のように、ゲート電極20を構成するポリシリコン膜5、11にニッケルシリサイド層7を形成する場合には、コンタクト9の下端部は必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7と直接に接続されればよい。
【0075】
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
【0076】
図9は本発明の第3の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図9において、図6と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0077】
図9に示すように、第3の実施形態に係る半導体装置は、ゲート電極20を構成する第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11の上に、厚さが20nmの導電性を持たせた第3のポリシリコン膜12が形成されている。
【0078】
なお、ここでは、第3のポリシリコン膜12の上部はニッケルシリサイド層7が形成されている。従って、コンタクト9は、ニッケルシリサイド層7及び第3のポリシリコン膜12を貫通して、TiN膜4の垂直部4aの上端面と直接に接続されている。
【0079】
(第3の実施形態の一変形例)
図10に第3の実施形態の一変形例に係る半導体装置の断面構成を示す。
【0080】
図10に示すように、本変形例に係る半導体装置は、第3のポリシリコン膜12の厚さを、例えば10nm程度に薄くしており、このため、ニッケルシリサイド層7自体が第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11と接触している。
【0081】
この場合には、コンタクト9の下端面は、TiN膜4の垂直部4aの上端面と直接に接続される必要はなく、ニッケルシリサイド層7と接続されていればよい。従って、図7に示す第2の実施形態の第2変形例に示すように、コンタクト9の形成位置は、TiN膜4における垂直部4aの上側部分からずれていてもよい。
【0082】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0083】
図11(a)〜図11(c)は本発明の第3の実施形態に係る半導体装置の要部の製造方法の工程順の断面構成を示している。ここでは、第2の実施形態との相違点のみを説明する。
【0084】
まず、図11(a)に示すように、CMP法により平坦化された、NFET形成領域50Nにおける第1のポリシリコン膜5の上と、PFET形成領域50pにおける第2のポリシリコン膜11及びTiN膜4の垂直部4aの上とに全面にわたって、厚さが20nmの導電性を持たせた第3のポリシリコン膜12をCVD法により堆積する。この第3のポリシリコン膜12を堆積することにより、第1のポリシリコン膜5及び第2のポリシリコン膜11から露出したTiN膜4の垂直部4aの上端面が保護される。このため、後工程であるエクステンション注入工程におけるイオン注入機による金属汚染等を防止することができる。
【0085】
次に、図11(b)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5及び第3のポリシリコン12膜からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4、第2のポリシリコン膜11及び第3のポリシリコン膜12からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及び第3のポリシリコン膜12の上部にそれぞれニッケルシリサイド層7を形成する。ここで、第2のポリシリコン膜12の厚さが10nm程度の場合には、該第2のポリシリコン膜12は、その膜厚の全体がニッケルシリサイド層7となる。
【0086】
次に、図11(c)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8、ニッケルシリサイド層7及び第3のポリシリコン膜12を貫通して、TiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0087】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に又はニッケルシリサイド層7を介して接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0088】
以上説明したように、第3の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けている。このため、コンタクト9とTiN膜4との間の電流経路には、ポリシリコン膜が介在しなくなるため、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0089】
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
【0090】
図12は本発明の第4の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図12において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0091】
図12に示すように、第4の実施形態に係る半導体装置は、ゲート電極20を構成する第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11の上には、厚さが10nmのTiN膜及び厚さが50nmのW膜からなる金属膜13と、窒化シリコン(SiN)からなるキャップ絶縁膜14とが順次形成されている。
【0092】
従って、第4の実施形態に係るコンタクト9は、キャップ絶縁膜14を貫通し、且つ金属膜13を介してTiN膜4の垂直部4aの上端面と電気的に接続されている。
【0093】
(第4の実施形態の一変形例)
図13に第4の実施形態の一変形例を示す。第4の実施形態においては、PFETを構成するメタルゲートのTiN膜4は、コンタクト9と金属膜13を介して電気的に接続されるため、図13に示すように、コンタクト9の形成位置は、TiN膜4における垂直部4aの上側部分からずれていてもよい。
【0094】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0095】
図14(a)〜図14(c)は本発明の第4の実施形態に係る半導体装置の要部の製造方法の工程順の断面構成を示している。ここでは、第2の実施形態及び第3の実施形態との相違点のみを説明する。
【0096】
まず、図14(a)に示すように、CMP法により平坦化された、NFET形成領域50Nにおける第1のポリシリコン膜5の上と、PFET形成領域50pにおける第2のポリシリコン膜11及びTiN膜4の垂直部4aの上とに全面にわたって、PVD法による厚さが10nmのTiN膜とPVD法による厚さが50nmのW膜とからなる金属膜13を形成する。続いて、金属膜13の上に、低圧CVD法による厚さが100nmのSiNからなるキャップ絶縁膜14を形成する。
【0097】
次に、図14(b)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5及び金属膜13からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4、第2のポリシリコン膜11及び金属膜13からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部にそれぞれニッケルシリサイド層7を形成する。
【0098】
次に、図14(c)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8及びキャップ絶縁膜14を貫通して、金属膜13を露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0099】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9が、TiN膜及びW膜が積層されてなる金属膜13を介してTiN膜4の垂直部4aと接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0100】
以上説明したように、第4の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aと該垂直部4aを覆う金属膜13を設けている。このため、コンタクト9とTiN膜4との間の電流経路には、ポリシリコン膜が介在しなくなるため、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0101】
(第5の実施形態)
以下、本発明の第5の実施形態について図面を参照しながら説明する。
【0102】
図15は本発明の第5の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図15において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0103】
図15に示すように、第5の実施形態に係る半導体装置は、NFETを構成する第1のゲート電極部20aにおいても、ゲート絶縁膜3と第1のポリシリコン膜5との間に、NFETの動作特性の向上に有効な金属材料である例えば炭化タンタル(Ta2C)を設けることによって、MIPS構造を採るメタルゲートとしている。
【0104】
さらに、第5の実施形態に係るコンタクト9は、TiN膜4の垂直部4aの上端面と直接に接続されている。
【0105】
(第5の実施形態の第1変形例)
図16に本発明の第5の実施形態の第1変形例に係る半導体装置の断面構成を示す。図16において、図15と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0106】
図16の第1変形例に示すように、ゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11の上部にニッケルシリサイド層7が形成されていてもよい。
【0107】
(第5の実施形態の第2変形例)
また、図17に示す第2変形例のように、ゲート電極20を構成する各ポリシリコン膜5、11の上部にニッケルシリサイド層7が形成されている場合には、コンタクト9は、必ずしもTiN膜4の垂直部と直接に接続される必要はなく、ニッケルシリサイド層7を介して接続されていてもよい。
【0108】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0109】
図18(a)〜図18(f)は本発明の第5の実施形態の第1変形例に係る半導体装置の製造方法の工程順の断面構成を示している。
【0110】
まず、図18(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるVt制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmのHfSiO膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、HfSiONとSiO2との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、ゲート絶縁膜3は、高誘電体材料を含まないSiO2又はSiONでも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、PVD法により、NFET用の金属材料である厚さが10nmのTa2C膜10を堆積する。続いて、CVD法により、Ta2C膜10の上に厚さが150nmの導電性を持たせた第1のポリシリコン膜5を堆積する。その後、リソグラフィ法により、NFET形成領域50Nを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、PFET形成領域50Pの第1のポリシリコン膜5及びTa2C膜10をウェットエッチングにより除去する。その後、レジストマスクを除去する。
【0111】
次に、図18(b)に示すように、PVD法により、ゲート絶縁膜3及び第1のポリシリコン膜5の上に全面にわたって、PFET用の金属材料である厚さが10nmのTiN膜4を堆積する。なお、TiN膜4の堆積にはCVD法又はALD法を用いてもよい。なお、成膜されるTiN膜4には、NFET形成領域50Nに形成されたTa2C膜10及び第1のポリシリコン膜5のPFET形成領域50P側の端面上に垂直部4aが形成される必要がある。また、PFETのメタルゲート形成用の金属材料はTiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上のPFETの動作特性の向上に有効な金属材料を用いることができる。続いて、CVD法により、TiN膜4の上に厚さが150nmの導電性を持たせた第2のポリシリコン膜11を堆積する。
【0112】
次に、図18(c)に示すように、CMP法により、堆積した第2のポリシリコン膜11、TiN膜4及び第1のポリシリコン膜5に対して研磨を行って表面を平坦化する。ここでは、NFET形成領域50Nにおける第1のポリシリコン膜5の厚さが100nmとなるように研磨し、これにより、PFET形成領域50pにおいては、第2のポリシリコン膜11の厚さは90nmとなる。また、このCMP工程により、NFET形成領域50NとPFET形成領域50Pとの境界部分において、堆積したTiN膜4の垂直部4aが、第1のポリシリコン膜5及び第2のポリシリコン膜11の間から露出する。
【0113】
次に、図18(d)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、Ta2C膜10及び第1のポリシリコン膜5からなるメタルゲートとなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及び第2のポリシリコン膜11からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0114】
次に、図18(e)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11のそれぞれの上部にニッケルシリサイド層7を形成する。
【0115】
次に、図18(f)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8に対して、その下側のTiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0116】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に接続されたメタルゲートが形成される。また、NFET形成領域50Nにおいても、MIPS構造となるメタルゲートが形成される。
【0117】
以上説明したように、第5の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けているため、層間絶縁膜8にのみコンタクトホールを形成するだけで、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0118】
なお、上述した製造方法のように、ゲート電極20を構成するポリシリコン膜5、11にニッケルシリサイド層7を形成する場合には、コンタクト9の下端部は必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7と直接に接続されればよい。
【産業上の利用可能性】
【0119】
本発明に係る半導体装置及びその製造方法は、MIPS構造を持つメタルゲートを有する半導体装置等に有用である。
【図面の簡単な説明】
【0120】
【図1】本発明の第1の実施形態に係る半導体装置を示す構成断面図である。
【図2】本発明の第1の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図3】本発明の第1の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図4】(a)〜(e)は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図5】本発明の第2の実施形態に係る半導体装置を示す構成断面図である。
【図6】本発明の第2の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図7】本発明の第2の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図8】(a)〜(f)は本発明の第2の実施形態の第1変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図9】本発明の第3の実施形態に係る半導体装置を示す構成断面図である。
【図10】本発明の第3の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図11】(a)〜(c)は本発明の第3の実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図12】本発明の第4の実施形態に係る半導体装置を示す構成断面図である。
【図13】本発明の第4の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図14】(a)〜(c)は本発明の第4の実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図15】本発明の第5の実施形態に係る半導体装置を示す構成断面図である。
【図16】本発明の第5の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図17】本発明の第5の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図18】(a)〜(f)は本発明の第5の実施形態の第1変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図19】(a)〜(f)は従来のMIPS構造のメタルゲートを有する半導体装置の製造方法を示す工程順の構成断面図である。
【図20】従来のMIPS構造のメタルゲートにおけるポリシリコン膜とTiN膜との間の界面抵抗の値とゲート電極の遅延時間との関係を示すグラフである。
【符号の説明】
【0121】
1 半導体基板(半導体領域)
2 素子分離膜
3 ゲート絶縁膜
4 窒化チタン(TiN)膜
4A 窒化チタン(TiN)膜
4a 垂直部
5 (第1の)ポリシリコン膜
6 サイドウォール
7 ニッケルシリサイド層
8 層間絶縁膜
9 コンタクト
10 炭化タンタル(Ta2C)膜
11 第2のポリシリコン膜
12 第3のポリシリコン膜
13 導電性保護膜
14 絶縁性保護膜
20 ゲート電極
20a 第1のゲート電極部
20b 第2のゲート電極部
50N NFET形成領域
50P PFET形成領域
【技術分野】
【0001】
本発明は、メタルゲート電極を有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
従来のMIS(metal insulator semiconductor)型トランジスタにおけるメタルゲート構造のうち、金属材料とポリシリコンとを積層した、いわゆるMIPS(metal-inserted polysilicon stack)構造の形成方法を図19(a)〜図19(f)を参照しながら説明する(例えば、特許文献1を参照。)。
【0003】
まず、図19(a)に示すように、シリコンからなる半導体基板101の上部に、シャロウトレンチ分離(STI)等からなる素子分離膜102を選択的に形成して、半導体基板101をNFET(N-type field effect transistor:N型電界効果トランジスタ)形成領域50Nと、PFET(P-type field effect transistor:P型電界効果トランジスタ)形成領域50Pとに区画する。その後、しきい値(Vt)制御用の不純物注入及び注入された不純物の活性化熱処理を行う。続いて、半導体基板101上の全面にゲート絶縁膜103を形成する。続いて、形成されたゲート絶縁膜103上の全面に、仕事関数の値が大きく、PFETの動作特性に有効な窒化チタン(TiN)膜104を堆積する。続いて、堆積したTiN膜104におけるNFET形成領域50Nに含まれる部分を除去する。
【0004】
次に、図19(b)に示すように、NFET形成領域50N及びPFET形成領域50Pの全面に、ポリシリコン膜105を堆積する。
【0005】
次に、図19(c)に示すように、ポリシリコン膜105の上に、高融点金属であるタングステン(W)膜106と、窒化シリコン(SiN)膜107とを順次堆積する。
【0006】
次に、図19(d)に示すように、堆積した複数の膜をパターニングすることにより、ゲート電極120を形成する。具体的には、ゲート電極120として、NFET形成領域50Nにおいては、W膜106及びポリシリコン膜105からなる第1のゲート電極部120aを形成し、PFET形成領域50Pにおいては、W膜106、ポリシリコン膜105及びTiN膜104からなる第2のゲート電極部120bを形成する。ここで、ゲート電極120は、ゲート幅方向に沿った断面を表している。
【0007】
次に、図19(e)に示すように、ゲート電極120をマスクとした半導体基板101へのエクステンション注入によるLDD(lightly doped drain)層の形成、ゲート電極120へのサイドウォール108の形成、及びゲート電極120及びサイドウォール108をマスクとした半導体基板101へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後は、図示はしないが、ニッケル(Ni)膜を半導体基板101上の全面に堆積して、ソース/ドレインの上部にニッケルシリサイド層を形成する
次に、図19(f)に示すように、半導体基板101の上に層間絶縁膜109を堆積し、堆積した層間絶縁膜109の上面を平坦化する。続いて、平坦化された層間絶縁膜109及びゲート電極120上のSiN膜107に対してその下側のW膜106を露出するコンタクトホールを形成し、該コンタクトホールにタングステン(W)を充填することにより、コンタクト110を形成する。
【0008】
これにより、PFET形成領域50Pにおいては、MIPS構造を採るメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【特許文献1】特開2007−088122号公報
【特許文献2】特開2001−274391号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、前記従来のMIPS構造を採るメタルゲートを有する半導体装置は、PFETを構成するメタルゲートである第2のゲート電極部120bにおいて、TiN膜104とポリシリコン膜105との間の界面抵抗が高いという問題がある。
【0010】
メタルゲートを用いるトランジスタ、ここではPFETを高速で動作させるには、トランジスタへの電荷の充電及び放電を速やかに行う必要がある。そのためには、コンタクト110からゲート絶縁膜103に接して形成されたTiN膜104までの電流経路における抵抗値を低く抑える必要がある。
【0011】
上記の従来例においては、コンタクト110からTiN膜104までの電流経路にはポリシリコン膜105が介在しており、この場合の抵抗成分は、ポリシリコン膜105の比抵抗、TiN膜104の比抵抗及びポリシリコン膜105とTiN膜104との間の界面抵抗とに分けられる。さらには、W膜106の比抵抗及び該W膜106とポリシリコン 膜105と間の界面抵抗も含まれるが、Wの比抵抗はTiNと比べて低く、また、W膜106とポリシリコン膜105と間の界面抵抗も低く抑えることができることは知られている(例えば、特許文献2を参照。)。
【0012】
図20に、シミュレーションにより算出したポリシリコン膜105とTiN膜104との間の界面抵抗の値とゲート電極120の遅延時間との関係を示す。ここで、遅延時間とは、コンタクト110に所定の電圧を印加した瞬間を0secとし、TiN膜104の電圧値が所定の印加電圧の90%にまで到達した時間として定義する。なお、ここでは、ポリシリコン膜105の比抵抗値を1300μΩcmと、TiN膜104の比抵抗値を200μΩcmと仮定している。図20のシミュレーション結果から、必要な立ち上がり時間を1psecと仮定すると、界面抵抗値はおよそ1×10−7Ωcm2以下に設定しなければならないことが分かる。なお、ここでは、タングステンとポリシリコンとの間の界面抵抗及びタングステンの比抵抗は無視している。
【0013】
しかしながら、TiN膜104とポリシリコン膜105との間の界面抵抗を実測したところ、およそ1×10−5Ωcm2程度であることが判明した。この界面抵抗値では、遅延時間は少なくとも10psecを超えるため、ギガHzレベルの高周波を扱う半導体装置の動作には、上記の従来例に係るゲートメタル構造は適用できない。
【0014】
ポリシリコン膜105とTiN膜104との界面が高抵抗である原因は、ポリシリコン膜104をTiN膜104の上に堆積する際の初期段階での酸素の混入によるTiN膜104の酸化、又はTiN膜104とポリシリコン膜105と間に形成されるショットキ接合等が挙げられる。
【0015】
理論的には、ゲートメタルの仕事関数の値がシリコンのバンドギャップの中にある場合は、TiN膜104とポリシリコン膜105との間に生じるショットキ接合は不可避である。両者の界面抵抗の値を減少させるには、ポリシリコン膜105中のドーパント濃度を高めることによりショットキバリアをトンネリングする膜厚を薄くし、且つ、ポリシリコン膜105の堆積時の前処理及び堆積方法を最適化することにより、ポリシリコン膜105とTiN膜104との界面に高抵抗化に寄与する新たな膜が形成されないように細心の注意を払う必要がある。
【0016】
本発明は、前記従来の問題を解決し、高速動作が可能なMIPS構造を持つメタルゲートを含む半導体装置を得られるようにすることを目的とする。
【課題を解決するための手段】
【0017】
前記の目的を達成するため、本発明は、半導体装置を、ゲート電極と電気的に接続されるコンタクトとメタルゲートを構成する金属膜とをシリコン膜を介在させることなく接続する構成とする。
【0018】
具体的に、本発明に係る第1の半導体装置は、半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に順次形成され、第1の金属膜とシリコンからなる導電膜とにより構成されたゲート電極と、半導体領域の上にゲート電極を覆うように形成された絶縁膜と、絶縁膜及び導電膜を貫通して第1の金属膜と直接に接続された第2の金属膜とを備えていることを特徴とする。
【0019】
第1の半導体装置によると、絶縁膜及び導電膜を貫通して第1の金属膜と直接に接続された第2の金属膜を備えており、すなわち、コンタクトである第2の金属膜が第1の金属膜とシリコンとの高抵抗となりやすい界面を介することなく直接に接続されるため、高速動作を実現することができる。
【0020】
本発明に係る第2の半導体装置は、互いの極性が異なる第1の半導体領域及び第2の半導体領域の上に形成されたゲート絶縁膜と、ゲート絶縁膜における第1の半導体領域の上に形成された第1の導電膜を含む第1のゲート電極と、ゲート絶縁膜における第2の半導体領域の上に順次形成され、第1の金属膜とシリコンからなる第2の導電膜とにより構成された第2のゲート電極と、第1の半導体領域及び第2の半導体領域の上にゲート電極を覆うように形成された絶縁膜と、絶縁膜を貫通して第1の金属膜と接続された第2の金属膜とを備え、第1の金属膜は第2の半導体領域における第1の半導体領域との境界部分において第2の半導体領域に対して垂直に立ち上がる垂直部を有し、第1の金属膜における垂直部の上端面は、第1の導電膜及び第2の導電膜から露出しており、第2の金属膜は、第1の金属膜における垂直部の上端面と接続されていることを特徴とする。
【0021】
第2の半導体装置によると、メタルゲートを構成する第1の金属膜は、第2の半導体領域における第1の半導体領域との境界部分において第2の半導体領域に対して垂直に立ち上がる垂直部を有し、第1の金属膜における垂直部の上端面は、第1の導電膜及び第2の導電膜から露出しており、第2の金属膜は、第1の金属膜における垂直部の上端面と接続されている。これにより、コンタクトである第2の金属膜が第1の金属膜とシリコンとの高抵抗となりやすい界面を介することがないため、高速動作を実現することができる。
【0022】
第2の半導体装置において、第1の導電膜はシリコンからなることが好ましい。
【0023】
また、第2の半導体装置において、第1の導電膜は第3の金属膜であることが好ましい。
【0024】
第2の半導体装置は、第1の導電膜の上面、第2の導電膜の上面及び第1の金属膜における垂直部の上端面を覆う第4の金属膜をさらに備え、第2の金属膜は、第1の金属膜における垂直部の上端面と第4の金属膜を介して電気的に接続されていることが好ましい。
【0025】
第2の半導体装置は、第1の導電膜の上面、第2の導電膜の上面及び第1の金属膜における垂直部の上端面を覆うように順次形成され、シリコンからなる第3の導電膜と第4の金属膜とをさらに備え、第2の金属膜は、第4の金属膜及び第3の導電膜を貫通して第1の金属膜における垂直部の上端面と直接に接続されていることが好ましい。
【0026】
この場合に、第4の金属膜は金属シリサイド又は高融点金属からなることが好ましい。
【0027】
本発明に係る第1の半導体装置の製造方法は、半導体領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、第1の金属膜及びシリコンからなる導電膜を順次形成する工程と、第1の金属膜及び導電膜をパターニングすることにより、第1の金属膜及び導電膜からゲート電極を形成する工程と、半導体領域の上に、ゲート電極を覆う絶縁膜を形成する工程と、絶縁膜及び導電膜に対して、第1の金属膜を露出するコンタクトホールを形成する工程と、コンタクトホールに第2の金属膜を第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする。
【0028】
本発明に係る第2の半導体装置の製造方法は、互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上にゲート絶縁膜を形成する工程と、第2の半導体領域におけるゲート絶縁膜の上に、第1の金属膜を選択的に形成する工程と、第1の半導体領域におけるゲート絶縁膜の上及び第2の半導体領域における第1の金属膜の上に、シリコンからなる導電膜を形成する工程と、第1の半導体領域においては、導電膜をパターニングして導電膜から第1のゲート電極を形成し、第2の半導体領域においては、導電膜及び第1の金属膜をパターニングして導電膜及び第1の金属膜から第2のゲート電極を形成する工程と、第1の半導体領域及び第2の半導体領域の上に、第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する工程と、絶縁膜及び導電膜に対して、第1の金属膜を露出するコンタクトホールを形成する工程と、コンタクトホールに第2の金属膜を第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする。
【0029】
本発明に係る第3の半導体装置の製造方法は、互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上にゲート絶縁膜を形成する第1の工程と、第1の半導体領域におけるゲート絶縁膜の上に、シリコンからなる第1の導電膜を選択的に形成する第2の工程と、第1の半導体領域における第1の導電膜の上及び該第1の導電膜における第2の半導体領域側の側面、並びに第2の半導体領域におけるゲート絶縁膜の上に跨るように、第1の金属膜を形成する第3の工程と、第1の金属膜の上に、シリコンからなる第2の導電膜を形成する第4の工程と、第2の導電膜を研磨することにより、第1の導電膜と、第1の金属膜における第1の導電膜及び第2の導電膜に挟まれた第1の導電膜の側面上部分の上端面とを露出する第5の工程と、第1の半導体領域においては、第1の導電膜をパターニングして第1の導電膜から第1のゲート電極を形成し、第2の半導体領域においては、第2の導電膜及び第1の金属膜をパターニングして第2の導電膜及び第1の金属膜から第2のゲート電極を形成する第6の工程と、第1の半導体領域及び第2の半導体領域の上に、第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する第7の工程と、絶縁膜に対して、第1の金属膜における上端面を露出するコンタクトホールを形成する第8の工程と、コンタクトホールに第2の金属膜を第1の金属膜における上端面と直接に接続されるように埋め込む第9の工程とを備えていることを特徴とする。
【0030】
第3の半導体装置の製造方法は、第1の工程と第2の工程との間に、ゲート絶縁膜の上における第1の半導体領域に、第3の金属膜を選択的に形成する第10の工程とをさらに備え、第6の工程において、第1のゲート電極は、第3の金属膜をもパターニングすることにより、第1の導電膜及び第3の金属膜により構成されることが好ましい。
【発明の効果】
【0031】
本発明に係る半導体装置及びその製造方法によると、高速動作が可能なMIPS構造を持つメタルゲートを有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0032】
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
【0033】
図1は本発明の第1の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。
【0034】
図1に示すように、シリコン(Si)からなる半導体基板1の上部は、シャロウトレンチ分離(STI)等からなる素子分離膜2によって、NFET(N-type field effect transistor)形成領域50NとPFET(P-type field effect transistor)形成領域50Pとに区画されている。
【0035】
素子分離膜2が形成された半導体基板1に主面上には、厚さが1.5nmの酸化シリコン(SiO2)膜と厚さが3.0nmの酸窒化ハフニウムシリコン(HfSiON)膜とからなるゲート絶縁膜3が形成されている。
【0036】
ゲート絶縁膜3の上には、NFET形成領域50N及びPFET形成領域50Pに跨ってゲート電極20が形成されている。具体的には、NFET形成領域50Nにおいては、上部にニッケルシリサイド層7が形成され且つ厚さが100nmのポリシリコン膜5により構成された第1のゲート電極部20aが形成され、PFET形成領域50Pにおいては、厚さが10nmの窒化チタン(TiN)膜4と上部にニッケルシリサイド層7が形成され且つ厚さが100nmのポリシリコン膜5とにより構成された第2のゲート電極部20bが形成されている。なお、ニッケルシリサイド層7において、シリサイド化する金属はニッケル(Ni)に限られず、コバルト(Co)又はチタン(Ti)等を用いることができる。
【0037】
ゲート電極20は、例えば酸化シリコンからなる層間絶縁膜8により覆われている。ゲート電極20におけるNFET形成領域50N及びPFET形成領域50Pの境界部分には、層間絶縁膜8、ニッケルシリサイド層7及びポリシリコン膜5を貫通してTiN膜4と直接に接続されたチタン(Ti)、窒化チタン(TiN)及びタングステン(W)が積層されてなるコンタクト9が形成されている。なお、コンタクト9の形成位置は、必ずしもNFET形成領域50N及びPFET形成領域50Pの境界部分に限られず、コンタクト9とTiN膜4とが直接に接続される位置であれば構わない。
【0038】
このように、第1の実施形態によると、コンタクト9は、第2のゲート電極部20bにおけるポリシリコン膜5を貫通してTiN膜4と直接に接続されている。従って、コンタクト9とTiN膜4との間には、ポリシリコン膜5とTiN膜4との間の高抵抗となりやすい界面が介在しないため、PFETに対して高速動作を実現することができる。
【0039】
(第1の実施形態の第1変形例)
図2に本発明の第1の実施形態の第1変形例に係る半導体装置の断面構成を示す。図2において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0040】
図2に示すように、第1変形例においては、第1のゲート電極部20aに対しても、第2のゲート電極部20bと同様に、ゲート絶縁膜3とポリシリコン膜5との間に、TiN膜4Aを設けるMIPS構造としてもよい。但し、この場合には、NFETにおけるゲート絶縁膜3に対する仕事関数の値の調整は、第1のゲート電極部20aのポリシリコン膜5に対するドーパント種の変更等により行うことができる。また、ゲート絶縁膜3の上にキャップ膜、例えば酸化ランタン(LaO)膜を堆積することによっても行うことができる。
【0041】
(第1の実施形態の第2変形例)
また、図3に示す第2変形例のように、第1のゲート電極部20aの金属材料を炭化タンタル(Ta2C)膜10とし、第2のゲート電極部20bの金属材料をTiN膜4としてもよい。
【0042】
このように、NFETに対してもMIPS構造としてもよく、NFETを構成するメタルゲートが第1変形例のようにPFETを構成するメタルゲートと同一の金属材料を用いる場合には、例えばポリシリコン膜5へのドーパント種を変更し、また、第2変形例のようにPFETを構成するメタルゲートと異なる金属材料を用いる場合には、Ta2C又はTaC等の有効仕事関数が4.6eV以下で、NFETの動作特性の向上に有効な金属材料を用いればよい。
【0043】
なお、第1の実施形態及びその各変形例において、ゲート電極20を構成するポリシリコン膜5の上部に形成したニッケルシリサイド層7は、必ずしも形成する必要はない。
【0044】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0045】
図4(a)〜図4(e)は本発明の第1の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
【0046】
まず、図4(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるしきい値(Vt)制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmの酸化ハフニウムシリコン(HfSiO)膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、酸窒化ハフニウムシリコン(HfSiON)と酸化シリコン(SiO2)との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、高誘電体は、酸窒化ハフニウムシリコンに限られず、酸化ハフニウムシリコン(HfSiO)、酸化ハフニウム(HfO2)又はジルコニム(Zr)系酸化物等を用いることができる。また、ゲート絶縁膜3は、高誘電体材料を含まない酸化シリコン(SiO2)又は酸窒化シリコン(SiON)でも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、厚さが10nmの窒化チタン(TiN)膜4を堆積する。ここでは、TiN膜4の成膜には、化学的気相堆積(CVD)法、物理的気相堆積(PVD)法又は原子層堆積(ALD)法等を用いることができる。また、メタルゲート用の金属材料は、TiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上の、PFETの動作特性の向上に有効な金属を含む材料を用いることができる。続いて、リソグラフィ法により、PFET形成領域50Pを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、NFET形成領域50NのTiN膜4をウェットエッチングにより除去する。その後、レジストマスクを除去する。
【0047】
次に、図4(b)に示すように、CVD法により、ゲート絶縁膜3及びTiN膜6の上に全面にわたって、厚さが100nmの導電性を持たせたポリシリコン膜5を堆積する。
【0048】
次に、図4(c)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、ポリシリコン膜5からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及びポリシリコン膜5からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD(lightly doped drain)層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0049】
次に、図4(d)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20の上部にそれぞれニッケルシリサイド層7を形成する。
【0050】
次に、図4(e)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面を化学機械研磨(CMP)法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8、ニッケルシリサイド層7及びポリシリコン膜5に対して、その下側のTiN膜4を露出するコンタクトホールを選択的に形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0051】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4と直接に接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0052】
以上の製造方法により、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0053】
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
【0054】
図5は本発明の第2の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。
【0055】
図5に示すように、Siからなる半導体基板1の上部は、STI等からなる素子分離膜2によって、NFET形成領域50NとPFET形成領域50Pとに区画されている。
【0056】
素子分離膜2が形成された半導体基板1に主面上には、厚さが1.5nmのSiO2膜と厚さが3.0nmのHfSiON膜とからなるゲート絶縁膜3が形成されている。
【0057】
ゲート絶縁膜3の上には、NFET形成領域50N及びPFET形成領域50Pに跨ってゲート電極20が形成されている。具体的には、NFET形成領域50Nにおいては、厚さが100nmの第1のポリシリコン膜5により構成された第1のゲート電極部20aが形成され、PFET形成領域50Pにおいては、厚さが10nmのTiN膜4と厚さが90nmの第2のポリシリコン膜11とにより構成された第2のゲート電極部20bが形成されている。
【0058】
第2の実施形態の特徴として、PFETを構成するTiN膜4は、PFET形成領域50PにおけるNFET形成領域50Nとの境界部分において半導体基板1の主面に対して垂直に立ち上がる垂直部4aを有している。なお、垂直部4aの形成位置は、必ずしもNFET形成領域50N及びPFET形成領域50Pの境界部分に限られない。
【0059】
ゲート電極20は、例えば酸化シリコンからなる層間絶縁膜8により覆われている。ゲート電極20におけるTiN膜4の垂直部4aの上側部分には、層間絶縁膜8を貫通してTiN膜4の垂直部4aと直接に接続されたTi、TiN及びWが積層されてなるコンタクト9が形成されている。
【0060】
このように、第2の実施形態によると、コンタクト9は、第2のゲート電極部20bを構成するTiN膜4が第2のポリシリコン膜11から露出した垂直部4aと直接に接続されている。従って、コンタクト9とTiN膜4との間には、第2のポリシリコン膜11とTiN膜4との間の高抵抗となりやすい界面が介在しないため、PFETに対して高速動作を実現することができる。
【0061】
(第2の実施形態の第1変形例)
図6に本発明の第2の実施形態の第1変形例に係る半導体装置の断面構成を示す。図6において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0062】
図6の第1変形例に示すように、ゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11の上部にニッケルシリサイド層7が形成されていてもよい。
【0063】
(第2の実施形態の第2変形例)
また、図7に示す第2変形例のように、ゲート電極20を構成する各ポリシリコン膜5、11の上部にニッケルシリサイド層7が形成されている場合には、コンタクト9は、必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7を介して接続されていてもよい。
【0064】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0065】
図8(a)〜図8(f)は本発明の第2の実施形態の第1変形例に係る半導体装置の製造方法の工程順の断面構成を示している。
【0066】
まず、図8(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるVt制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmのHfSiO膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、HfSiONとSiO2との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、ゲート絶縁膜3は、高誘電体材料を含まないSiO2又はSiONでも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、CVD法により、厚さが150nmの導電性を持たせた第1のポリシリコン膜5を堆積する。続いて、リソグラフィ法により、NFET形成領域50Nを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、PFET形成領域50Pの第1のポリシリコン膜5をウェットエッチングにより除去する。ここで、ポリシリコンに対するウエットエッチングにはアンモニア(NH3)溶液を用いることができる。アンモニア溶液を用いたHfSiONのシリコンに対するエッチング選択比はほぼ0であり、従って、アンモニア溶液により、ゲート絶縁膜3をエッチングすることなく、第1のポリシリコン膜5をエッチングすることができる。その後、レジストマスクを除去する。
【0067】
次に、図8(b)に示すように、PVD法により、ゲート絶縁膜3及び第1のポリシリコン膜5の上に全面にわたって、厚さが10nmのTiN膜4を堆積する。なお、TiN膜4の堆積にはCVD法又はALD法を用いてもよい。なお、成膜されるTiN膜4には、NFET形成領域50Nに形成された第1のポリシリコン膜5のPFET形成領域50P側の端面上に垂直部4aが形成される必要がある。また、PFETのメタルゲート形成用の金属材料はTiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上のPFETの動作特性の向上に有効な金属材料を用いることができる。続いて、CVD法により、TiN膜4の上に厚さが150nmの導電性を持たせた第2のポリシリコン膜11を堆積する。
【0068】
次に、図8(c)に示すように、CMP法により、堆積した第2のポリシリコン膜11、TiN膜4及び第1のポリシリコン膜5に対して研磨を行って表面を平坦化する。ここでは、NFET形成領域50Nにおける第1のポリシリコン膜5の厚さが100nmとなるように研磨し、これにより、PFET形成領域50pにおいては、第2のポリシリコン膜11の厚さは90nmとなる。また、このCMP工程により、NFET形成領域50NとPFET形成領域50Pとの境界部分において、堆積したTiN膜4の垂直部4aが第1のポリシリコン膜5及び第2のポリシリコン膜11の間から露出する。
【0069】
次に、図8(d)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及び第2のポリシリコン膜11からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0070】
次に、図8(e)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11のそれぞれの上部にニッケルシリサイド層7を形成する。
【0071】
次に、図8(f)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8に対して、その下側のTiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0072】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0073】
以上説明したように、第2の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けているため、層間絶縁膜8にのみコンタクトホールを形成するだけで、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0074】
なお、上述した製造方法のように、ゲート電極20を構成するポリシリコン膜5、11にニッケルシリサイド層7を形成する場合には、コンタクト9の下端部は必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7と直接に接続されればよい。
【0075】
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
【0076】
図9は本発明の第3の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図9において、図6と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0077】
図9に示すように、第3の実施形態に係る半導体装置は、ゲート電極20を構成する第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11の上に、厚さが20nmの導電性を持たせた第3のポリシリコン膜12が形成されている。
【0078】
なお、ここでは、第3のポリシリコン膜12の上部はニッケルシリサイド層7が形成されている。従って、コンタクト9は、ニッケルシリサイド層7及び第3のポリシリコン膜12を貫通して、TiN膜4の垂直部4aの上端面と直接に接続されている。
【0079】
(第3の実施形態の一変形例)
図10に第3の実施形態の一変形例に係る半導体装置の断面構成を示す。
【0080】
図10に示すように、本変形例に係る半導体装置は、第3のポリシリコン膜12の厚さを、例えば10nm程度に薄くしており、このため、ニッケルシリサイド層7自体が第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11と接触している。
【0081】
この場合には、コンタクト9の下端面は、TiN膜4の垂直部4aの上端面と直接に接続される必要はなく、ニッケルシリサイド層7と接続されていればよい。従って、図7に示す第2の実施形態の第2変形例に示すように、コンタクト9の形成位置は、TiN膜4における垂直部4aの上側部分からずれていてもよい。
【0082】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0083】
図11(a)〜図11(c)は本発明の第3の実施形態に係る半導体装置の要部の製造方法の工程順の断面構成を示している。ここでは、第2の実施形態との相違点のみを説明する。
【0084】
まず、図11(a)に示すように、CMP法により平坦化された、NFET形成領域50Nにおける第1のポリシリコン膜5の上と、PFET形成領域50pにおける第2のポリシリコン膜11及びTiN膜4の垂直部4aの上とに全面にわたって、厚さが20nmの導電性を持たせた第3のポリシリコン膜12をCVD法により堆積する。この第3のポリシリコン膜12を堆積することにより、第1のポリシリコン膜5及び第2のポリシリコン膜11から露出したTiN膜4の垂直部4aの上端面が保護される。このため、後工程であるエクステンション注入工程におけるイオン注入機による金属汚染等を防止することができる。
【0085】
次に、図11(b)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5及び第3のポリシリコン12膜からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4、第2のポリシリコン膜11及び第3のポリシリコン膜12からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及び第3のポリシリコン膜12の上部にそれぞれニッケルシリサイド層7を形成する。ここで、第2のポリシリコン膜12の厚さが10nm程度の場合には、該第2のポリシリコン膜12は、その膜厚の全体がニッケルシリサイド層7となる。
【0086】
次に、図11(c)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8、ニッケルシリサイド層7及び第3のポリシリコン膜12を貫通して、TiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0087】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に又はニッケルシリサイド層7を介して接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0088】
以上説明したように、第3の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けている。このため、コンタクト9とTiN膜4との間の電流経路には、ポリシリコン膜が介在しなくなるため、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0089】
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
【0090】
図12は本発明の第4の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図12において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0091】
図12に示すように、第4の実施形態に係る半導体装置は、ゲート電極20を構成する第1のポリシリコン膜5、TiN膜4の垂直部4a及び第2のポリシリコン膜11の上には、厚さが10nmのTiN膜及び厚さが50nmのW膜からなる金属膜13と、窒化シリコン(SiN)からなるキャップ絶縁膜14とが順次形成されている。
【0092】
従って、第4の実施形態に係るコンタクト9は、キャップ絶縁膜14を貫通し、且つ金属膜13を介してTiN膜4の垂直部4aの上端面と電気的に接続されている。
【0093】
(第4の実施形態の一変形例)
図13に第4の実施形態の一変形例を示す。第4の実施形態においては、PFETを構成するメタルゲートのTiN膜4は、コンタクト9と金属膜13を介して電気的に接続されるため、図13に示すように、コンタクト9の形成位置は、TiN膜4における垂直部4aの上側部分からずれていてもよい。
【0094】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0095】
図14(a)〜図14(c)は本発明の第4の実施形態に係る半導体装置の要部の製造方法の工程順の断面構成を示している。ここでは、第2の実施形態及び第3の実施形態との相違点のみを説明する。
【0096】
まず、図14(a)に示すように、CMP法により平坦化された、NFET形成領域50Nにおける第1のポリシリコン膜5の上と、PFET形成領域50pにおける第2のポリシリコン膜11及びTiN膜4の垂直部4aの上とに全面にわたって、PVD法による厚さが10nmのTiN膜とPVD法による厚さが50nmのW膜とからなる金属膜13を形成する。続いて、金属膜13の上に、低圧CVD法による厚さが100nmのSiNからなるキャップ絶縁膜14を形成する。
【0097】
次に、図14(b)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、第1のポリシリコン膜5及び金属膜13からなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4、第2のポリシリコン膜11及び金属膜13からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部にそれぞれニッケルシリサイド層7を形成する。
【0098】
次に、図14(c)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8及びキャップ絶縁膜14を貫通して、金属膜13を露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0099】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9が、TiN膜及びW膜が積層されてなる金属膜13を介してTiN膜4の垂直部4aと接続されたメタルゲートが形成され、NFET形成領域50Nにおいては、ポリシリコンゲートが形成される。
【0100】
以上説明したように、第4の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aと該垂直部4aを覆う金属膜13を設けている。このため、コンタクト9とTiN膜4との間の電流経路には、ポリシリコン膜が介在しなくなるため、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0101】
(第5の実施形態)
以下、本発明の第5の実施形態について図面を参照しながら説明する。
【0102】
図15は本発明の第5の実施形態に係る半導体装置であって、MIPS構造を採るメタルゲートを含むトランジスタのゲート幅方向の断面構成を示している。図15において、図5と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0103】
図15に示すように、第5の実施形態に係る半導体装置は、NFETを構成する第1のゲート電極部20aにおいても、ゲート絶縁膜3と第1のポリシリコン膜5との間に、NFETの動作特性の向上に有効な金属材料である例えば炭化タンタル(Ta2C)を設けることによって、MIPS構造を採るメタルゲートとしている。
【0104】
さらに、第5の実施形態に係るコンタクト9は、TiN膜4の垂直部4aの上端面と直接に接続されている。
【0105】
(第5の実施形態の第1変形例)
図16に本発明の第5の実施形態の第1変形例に係る半導体装置の断面構成を示す。図16において、図15と同一の構成部材には同一の符号を付すことにより説明を省略する。
【0106】
図16の第1変形例に示すように、ゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11の上部にニッケルシリサイド層7が形成されていてもよい。
【0107】
(第5の実施形態の第2変形例)
また、図17に示す第2変形例のように、ゲート電極20を構成する各ポリシリコン膜5、11の上部にニッケルシリサイド層7が形成されている場合には、コンタクト9は、必ずしもTiN膜4の垂直部と直接に接続される必要はなく、ニッケルシリサイド層7を介して接続されていてもよい。
【0108】
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0109】
図18(a)〜図18(f)は本発明の第5の実施形態の第1変形例に係る半導体装置の製造方法の工程順の断面構成を示している。
【0110】
まず、図18(a)に示すように、Siからなる半導体基板1の上部に、STI等からなる素子分離膜2を選択的に形成して、半導体基板1をNFET形成領域50NとPFET形成領域50Pとに区画する。その後、図示はしないが、半導体基板1のNFET形成領域50Nにはp型の不純物によるVt制御用の不純物注入を行い、PFET形成領域50Pにはn型の不純物によるVt制御用の不純物注入を行う。続いて、注入された不純物の活性化熱処理を行い、半導体基板1の表面酸化膜を除去する。その後、熱酸化法により、半導体基板1の表面に、厚さが1.5nmの酸化シリコンからなる熱酸化膜(図示せず)を形成する。続いて、CVD法により、熱酸化膜の上に厚さが3.0nmのHfSiO膜を堆積する。さらに、堆積したHfSiO膜の表面を窒化処理することにより、HfSiONとSiO2との高誘電体を含む積層膜からなるゲート絶縁膜3を形成する。なお、ゲート絶縁膜3は、高誘電体材料を含まないSiO2又はSiONでも構わない。続いて、ゲート絶縁膜3の上に全面にわたって、PVD法により、NFET用の金属材料である厚さが10nmのTa2C膜10を堆積する。続いて、CVD法により、Ta2C膜10の上に厚さが150nmの導電性を持たせた第1のポリシリコン膜5を堆積する。その後、リソグラフィ法により、NFET形成領域50Nを覆うレジストマスク(図示せず)を形成し、形成したレジストマスクを用いて、PFET形成領域50Pの第1のポリシリコン膜5及びTa2C膜10をウェットエッチングにより除去する。その後、レジストマスクを除去する。
【0111】
次に、図18(b)に示すように、PVD法により、ゲート絶縁膜3及び第1のポリシリコン膜5の上に全面にわたって、PFET用の金属材料である厚さが10nmのTiN膜4を堆積する。なお、TiN膜4の堆積にはCVD法又はALD法を用いてもよい。なお、成膜されるTiN膜4には、NFET形成領域50Nに形成されたTa2C膜10及び第1のポリシリコン膜5のPFET形成領域50P側の端面上に垂直部4aが形成される必要がある。また、PFETのメタルゲート形成用の金属材料はTiNに限られず、TaCNO又はTaN等の有効仕事関数が4.6eV以上のPFETの動作特性の向上に有効な金属材料を用いることができる。続いて、CVD法により、TiN膜4の上に厚さが150nmの導電性を持たせた第2のポリシリコン膜11を堆積する。
【0112】
次に、図18(c)に示すように、CMP法により、堆積した第2のポリシリコン膜11、TiN膜4及び第1のポリシリコン膜5に対して研磨を行って表面を平坦化する。ここでは、NFET形成領域50Nにおける第1のポリシリコン膜5の厚さが100nmとなるように研磨し、これにより、PFET形成領域50pにおいては、第2のポリシリコン膜11の厚さは90nmとなる。また、このCMP工程により、NFET形成領域50NとPFET形成領域50Pとの境界部分において、堆積したTiN膜4の垂直部4aが、第1のポリシリコン膜5及び第2のポリシリコン膜11の間から露出する。
【0113】
次に、図18(d)に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、NFET形成領域50Nにおいては、Ta2C膜10及び第1のポリシリコン膜5からなるメタルゲートとなる第1のゲート電極部20aを形成する。一方、PFET形成領域50Pにおいては、TiN膜4及び第2のポリシリコン膜11からなるメタルゲートとなる第2のゲート電極部20bを形成する。続いて、図示はしないが、ゲート電極20をマスクとした半導体基板1へのエクステンション注入によるLDD層の形成、ゲート電極20へのサイドウォール6の形成、及びゲート電極20及びサイドウォール6をマスクとした半導体基板1へのソース/ドレイン注入を行い、注入された不純物の活性化熱処理を行う。
【0114】
次に、図18(e)に示すように、半導体基板1上の全面にニッケル(Ni)膜を堆積して、ソース/ドレインの上部及びゲート電極20を構成する第1のポリシリコン膜5及び第2のポリシリコン膜11のそれぞれの上部にニッケルシリサイド層7を形成する。
【0115】
次に、図18(f)に示すように、半導体基板1の上に層間絶縁膜8を堆積し、堆積した層間絶縁膜8の上面をCMP法により平坦化する。続いて、ゲート電極20におけるNFET形成領域50NとPFET形成領域50Pとの境界部分に、層間絶縁膜8に対して、その下側のTiN膜4の垂直部4aを露出するコンタクトホールを形成する。その後、スパッタ法によるTi膜とCVD法によるTiN膜及びW膜とを順次堆積して、コンタクトホールを埋め込むことにより、コンタクト9を形成する。
【0116】
これにより、PFET形成領域50Pにおいては、MIPS構造であって、コンタクト9がTiN膜4の垂直部4aと直接に接続されたメタルゲートが形成される。また、NFET形成領域50Nにおいても、MIPS構造となるメタルゲートが形成される。
【0117】
以上説明したように、第5の実施形態においては、PFETのメタルゲートを構成するTiN膜4にその上側に形成される第2のポリシリコン膜11から露出する垂直部4aを設けているため、層間絶縁膜8にのみコンタクトホールを形成するだけで、高周波動作に適したNFET及びPFETを有する半導体装置を形成することができる。
【0118】
なお、上述した製造方法のように、ゲート電極20を構成するポリシリコン膜5、11にニッケルシリサイド層7を形成する場合には、コンタクト9の下端部は必ずしもTiN膜4の垂直部4aと直接に接続される必要はなく、ニッケルシリサイド層7と直接に接続されればよい。
【産業上の利用可能性】
【0119】
本発明に係る半導体装置及びその製造方法は、MIPS構造を持つメタルゲートを有する半導体装置等に有用である。
【図面の簡単な説明】
【0120】
【図1】本発明の第1の実施形態に係る半導体装置を示す構成断面図である。
【図2】本発明の第1の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図3】本発明の第1の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図4】(a)〜(e)は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図5】本発明の第2の実施形態に係る半導体装置を示す構成断面図である。
【図6】本発明の第2の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図7】本発明の第2の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図8】(a)〜(f)は本発明の第2の実施形態の第1変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図9】本発明の第3の実施形態に係る半導体装置を示す構成断面図である。
【図10】本発明の第3の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図11】(a)〜(c)は本発明の第3の実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図12】本発明の第4の実施形態に係る半導体装置を示す構成断面図である。
【図13】本発明の第4の実施形態の一変形例に係る半導体装置を示す構成断面図である。
【図14】(a)〜(c)は本発明の第4の実施形態に係る半導体装置の要部の製造方法を示す工程順の構成断面図である。
【図15】本発明の第5の実施形態に係る半導体装置を示す構成断面図である。
【図16】本発明の第5の実施形態の第1変形例に係る半導体装置を示す構成断面図である。
【図17】本発明の第5の実施形態の第2変形例に係る半導体装置を示す構成断面図である。
【図18】(a)〜(f)は本発明の第5の実施形態の第1変形例に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図19】(a)〜(f)は従来のMIPS構造のメタルゲートを有する半導体装置の製造方法を示す工程順の構成断面図である。
【図20】従来のMIPS構造のメタルゲートにおけるポリシリコン膜とTiN膜との間の界面抵抗の値とゲート電極の遅延時間との関係を示すグラフである。
【符号の説明】
【0121】
1 半導体基板(半導体領域)
2 素子分離膜
3 ゲート絶縁膜
4 窒化チタン(TiN)膜
4A 窒化チタン(TiN)膜
4a 垂直部
5 (第1の)ポリシリコン膜
6 サイドウォール
7 ニッケルシリサイド層
8 層間絶縁膜
9 コンタクト
10 炭化タンタル(Ta2C)膜
11 第2のポリシリコン膜
12 第3のポリシリコン膜
13 導電性保護膜
14 絶縁性保護膜
20 ゲート電極
20a 第1のゲート電極部
20b 第2のゲート電極部
50N NFET形成領域
50P PFET形成領域
【特許請求の範囲】
【請求項1】
半導体領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に順次形成され、第1の金属膜とシリコンからなる導電膜とにより構成されたゲート電極と、
前記半導体領域の上に前記ゲート電極を覆うように形成された絶縁膜と、
前記絶縁膜及び導電膜を貫通して前記第1の金属膜と直接に接続された第2の金属膜とを備えていることを特徴とする半導体装置。
【請求項2】
互いの極性が異なる第1の半導体領域及び第2の半導体領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜における前記第1の半導体領域の上に形成された第1の導電膜を含む第1のゲート電極と、
前記ゲート絶縁膜における前記第2の半導体領域の上に順次形成され、第1の金属膜とシリコンからなる第2の導電膜とにより構成された第2のゲート電極と、
前記第1の半導体領域及び第2の半導体領域の上に前記ゲート電極を覆うように形成された絶縁膜と、
前記絶縁膜を貫通して前記第1の金属膜と接続された第2の金属膜とを備え、
前記第1の金属膜は、前記第2の半導体領域における前記第1の半導体領域との境界部分において前記第2の半導体領域に対して垂直に立ち上がる垂直部を有し、
前記第1の金属膜における前記垂直部の上端面は、前記第1の導電膜及び第2の導電膜から露出しており、
前記第2の金属膜は、前記第1の金属膜における前記垂直部の上端面と接続されていることを特徴とする半導体装置。
【請求項3】
前記第1の導電膜は、シリコンからなることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記第1の導電膜は、第3の金属膜であることを特徴とする請求項2に記載の半導体装置。
【請求項5】
前記第1の導電膜の上面、前記第2の導電膜の上面及び前記第1の金属膜における前記垂直部の上端面を覆う第4の金属膜をさらに備え、
前記第2の金属膜は、前記第1の金属膜における前記垂直部の上端面と前記第4の金属膜を介して電気的に接続されていることを特徴とする請求項2〜4のいずれか1項に記載の半導体装置。
【請求項6】
前記第1の導電膜の上面、前記第2の導電膜の上面及び前記第1の金属膜における前記垂直部の上端面を覆うように順次形成され、シリコンからなる第3の導電膜と第4の金属膜とをさらに備え、
前記第2の金属膜は、前記第4の金属膜及び第3の導電膜を貫通して前記第1の金属膜における前記垂直部の上端面と直接に接続されていることを特徴とする請求項2〜4のいずれか1項に記載の半導体装置。
【請求項7】
前記第4の金属膜は、金属シリサイド又は高融点金属からなることを特徴とする請求項5又は6に記載の半導体装置。
【請求項8】
半導体領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、第1の金属膜及びシリコンからなる導電膜を順次形成する工程と、
前記第1の金属膜及び導電膜をパターニングすることにより、前記第1の金属膜及び導電膜からゲート電極を形成する工程と、
前記半導体領域の上に、前記ゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第1の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項9】
互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する工程と、
前記第2の半導体領域における前記ゲート絶縁膜の上に、第1の金属膜を選択的に形成する工程と、
前記第1の半導体領域における前記ゲート絶縁膜の上及び前記第2の半導体領域における前記第1の金属膜の上に、シリコンからなる導電膜を形成する工程と、
前記第1の半導体領域においては、前記導電膜をパターニングして前記導電膜から第1のゲート電極を形成し、前記第2の半導体領域においては、前記導電膜及び第1の金属膜をパターニングして前記導電膜及び第1の金属膜から第2のゲート電極を形成する工程と、
前記第1の半導体領域及び第2の半導体領域の上に、前記第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第1の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項10】
互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第1の工程と、
前記第1の半導体領域における前記ゲート絶縁膜の上に、シリコンからなる第1の導電膜を選択的に形成する第2の工程と、
前記第1の半導体領域における前記第1の導電膜の上及び該第1の導電膜における前記第2の半導体領域側の側面、並びに前記第2の半導体領域における前記ゲート絶縁膜の上に跨るように、第1の金属膜を形成する第3の工程と、
前記第1の金属膜の上に、シリコンからなる第2の導電膜を形成する第4の工程と、
前記第2の導電膜を研磨することにより、前記第1の導電膜と、前記第1の金属膜における前記第1の導電膜及び第2の導電膜に挟まれた第1の導電膜の側面上部分の上端面とを露出する第5の工程と、
前記第1の半導体領域においては、前記第1の導電膜をパターニングして前記第1の導電膜から第1のゲート電極を形成し、前記第2の半導体領域においては、前記第2の導電膜及び第1の金属膜をパターニングして前記第2の導電膜及び第1の金属膜から第2のゲート電極を形成する第6の工程と、
前記第1の半導体領域及び第2の半導体領域の上に、前記第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する第7の工程と、
前記絶縁膜に対して、前記第1の金属膜における前記上端面を露出するコンタクトホールを形成する第8の工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜における前記上端面と直接に接続されるように埋め込む第9の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項11】
前記第1の工程と前記第2の工程との間に、
前記ゲート絶縁膜の上における前記第1の半導体領域に、第3の金属膜を選択的に形成する第10の工程とをさらに備え、
前記第6の工程において、前記第1のゲート電極は、前記第3の金属膜をもパターニングすることにより、前記第1の導電膜及び第3の金属膜により構成されることを特徴とする請求項10に記載の半導体装置の製造方法。
【請求項1】
半導体領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に順次形成され、第1の金属膜とシリコンからなる導電膜とにより構成されたゲート電極と、
前記半導体領域の上に前記ゲート電極を覆うように形成された絶縁膜と、
前記絶縁膜及び導電膜を貫通して前記第1の金属膜と直接に接続された第2の金属膜とを備えていることを特徴とする半導体装置。
【請求項2】
互いの極性が異なる第1の半導体領域及び第2の半導体領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜における前記第1の半導体領域の上に形成された第1の導電膜を含む第1のゲート電極と、
前記ゲート絶縁膜における前記第2の半導体領域の上に順次形成され、第1の金属膜とシリコンからなる第2の導電膜とにより構成された第2のゲート電極と、
前記第1の半導体領域及び第2の半導体領域の上に前記ゲート電極を覆うように形成された絶縁膜と、
前記絶縁膜を貫通して前記第1の金属膜と接続された第2の金属膜とを備え、
前記第1の金属膜は、前記第2の半導体領域における前記第1の半導体領域との境界部分において前記第2の半導体領域に対して垂直に立ち上がる垂直部を有し、
前記第1の金属膜における前記垂直部の上端面は、前記第1の導電膜及び第2の導電膜から露出しており、
前記第2の金属膜は、前記第1の金属膜における前記垂直部の上端面と接続されていることを特徴とする半導体装置。
【請求項3】
前記第1の導電膜は、シリコンからなることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記第1の導電膜は、第3の金属膜であることを特徴とする請求項2に記載の半導体装置。
【請求項5】
前記第1の導電膜の上面、前記第2の導電膜の上面及び前記第1の金属膜における前記垂直部の上端面を覆う第4の金属膜をさらに備え、
前記第2の金属膜は、前記第1の金属膜における前記垂直部の上端面と前記第4の金属膜を介して電気的に接続されていることを特徴とする請求項2〜4のいずれか1項に記載の半導体装置。
【請求項6】
前記第1の導電膜の上面、前記第2の導電膜の上面及び前記第1の金属膜における前記垂直部の上端面を覆うように順次形成され、シリコンからなる第3の導電膜と第4の金属膜とをさらに備え、
前記第2の金属膜は、前記第4の金属膜及び第3の導電膜を貫通して前記第1の金属膜における前記垂直部の上端面と直接に接続されていることを特徴とする請求項2〜4のいずれか1項に記載の半導体装置。
【請求項7】
前記第4の金属膜は、金属シリサイド又は高融点金属からなることを特徴とする請求項5又は6に記載の半導体装置。
【請求項8】
半導体領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、第1の金属膜及びシリコンからなる導電膜を順次形成する工程と、
前記第1の金属膜及び導電膜をパターニングすることにより、前記第1の金属膜及び導電膜からゲート電極を形成する工程と、
前記半導体領域の上に、前記ゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第1の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項9】
互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する工程と、
前記第2の半導体領域における前記ゲート絶縁膜の上に、第1の金属膜を選択的に形成する工程と、
前記第1の半導体領域における前記ゲート絶縁膜の上及び前記第2の半導体領域における前記第1の金属膜の上に、シリコンからなる導電膜を形成する工程と、
前記第1の半導体領域においては、前記導電膜をパターニングして前記導電膜から第1のゲート電極を形成し、前記第2の半導体領域においては、前記導電膜及び第1の金属膜をパターニングして前記導電膜及び第1の金属膜から第2のゲート電極を形成する工程と、
前記第1の半導体領域及び第2の半導体領域の上に、前記第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第1の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項10】
互いの極性が異なる第1の半導体領域と第2の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第1の工程と、
前記第1の半導体領域における前記ゲート絶縁膜の上に、シリコンからなる第1の導電膜を選択的に形成する第2の工程と、
前記第1の半導体領域における前記第1の導電膜の上及び該第1の導電膜における前記第2の半導体領域側の側面、並びに前記第2の半導体領域における前記ゲート絶縁膜の上に跨るように、第1の金属膜を形成する第3の工程と、
前記第1の金属膜の上に、シリコンからなる第2の導電膜を形成する第4の工程と、
前記第2の導電膜を研磨することにより、前記第1の導電膜と、前記第1の金属膜における前記第1の導電膜及び第2の導電膜に挟まれた第1の導電膜の側面上部分の上端面とを露出する第5の工程と、
前記第1の半導体領域においては、前記第1の導電膜をパターニングして前記第1の導電膜から第1のゲート電極を形成し、前記第2の半導体領域においては、前記第2の導電膜及び第1の金属膜をパターニングして前記第2の導電膜及び第1の金属膜から第2のゲート電極を形成する第6の工程と、
前記第1の半導体領域及び第2の半導体領域の上に、前記第1のゲート電極及び第2のゲート電極を覆う絶縁膜を形成する第7の工程と、
前記絶縁膜に対して、前記第1の金属膜における前記上端面を露出するコンタクトホールを形成する第8の工程と、
前記コンタクトホールに第2の金属膜を前記第1の金属膜における前記上端面と直接に接続されるように埋め込む第9の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項11】
前記第1の工程と前記第2の工程との間に、
前記ゲート絶縁膜の上における前記第1の半導体領域に、第3の金属膜を選択的に形成する第10の工程とをさらに備え、
前記第6の工程において、前記第1のゲート電極は、前記第3の金属膜をもパターニングすることにより、前記第1の導電膜及び第3の金属膜により構成されることを特徴とする請求項10に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2010−10224(P2010−10224A)
【公開日】平成22年1月14日(2010.1.14)
【国際特許分類】
【出願番号】特願2008−164892(P2008−164892)
【出願日】平成20年6月24日(2008.6.24)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成22年1月14日(2010.1.14)
【国際特許分類】
【出願日】平成20年6月24日(2008.6.24)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]