半導体装置及び半導体装置の作製方法
【課題】現在、良質な膜を得るために、下地膜から非晶質シリコン膜までの形成プロセスは、各々の成膜室にて行われている。これらの成膜条件をそのまま用いて同一成膜室にて下地膜から非晶質シリコン膜までを連続形成すると、結晶化工程で十分に結晶化されない。
【解決手段】水素希釈したシランガスを用いて非晶質シリコン膜を形成することにより、下地膜から非晶質シリコン膜までを同一成膜室内で連続形成しても、結晶化工程で十分に結晶化可能となる。
【解決手段】水素希釈したシランガスを用いて非晶質シリコン膜を形成することにより、下地膜から非晶質シリコン膜までを同一成膜室内で連続形成しても、結晶化工程で十分に結晶化可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された結晶質半導体膜を用いた薄膜トランジスタ（Thin Film Transistor：ＴＦＴ、以下ＴＦＴと記す）に代表される半導体素子で形成された半導体装置の作製方法に関するものである。本発明により作成される半導体装置は、ＴＦＴやＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路（マイクロプロセッサ、信号処理回路または高周波回路等）を有する液晶表示装置、ＥＬ（Electro Luminescence）表示装置、ＥＣ（Electro Chromic）表示装置またはイメージセンサ等を含むものである。
【背景技術】
【０００２】
現在、半導体膜を用いた半導体素子として、ＴＦＴが各集積回路に用いられており、特に画像表示装置のスイッチング素子として用いられている。更に、非晶質半導体膜よりも移動度の高い結晶質半導体膜を活性層に用いたＴＦＴは、駆動能力が高く、駆動回路の素子としても用いられている。
【０００３】
現状においては、活性層として非晶質シリコン膜や結晶質シリコン膜（ポリシリコン膜とも呼ばれる）が主に用いられている。
【０００４】
結晶質シリコン膜を得る方法としては、加熱処理による方法、レーザーアニール法や本出願人による特開平６−２３２０５９号公報及び特開平７−１３０６５２号公報に記載された技術が公知である。これらの公報に記載されている技術は、シリコンの結晶化を助長する金属元素（特にニッケル）を利用することにより、５００〜６００℃、４時間程度の加熱処理によって結晶性の優れた結晶質シリコン膜を形成することを可能とするものである。
【０００５】
また、近年は、大画面かつ安価な表示装置作製のため、基板として安価なガラスが用いられている。このガラス基板に含まれるナトリウム（Ｎａ）等のアルカリ金属元素による汚染を防ぐために、非晶質シリコン膜とガラス基板の間に酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜等の無機絶縁膜からなる下地膜を設けている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、これらの下地膜を形成する場合、原料ガスとして酸素系のガス、或いは窒素系のガスを用いるのに対し、非晶質シリコン膜を形成する場合は、シラン（ＳｉＨ4）ガスのみを原料ガスとしている。従って、良質な非晶質シリコン膜を得るためには、下地膜を成膜する成膜室と、非晶質シリコン膜を成膜室とに分けて積層形成する必要がある。そのため、成膜室或いは成膜装置を複数用意し、それぞれの膜専用の成膜室にて膜形成を行うことになり、基板を搬送する分、処理時間の増加や搬送トラブルによる歩留まり低下等の問題が生じていた。
【０００７】
また、下地膜形成から非晶質シリコン膜形成までを同一成膜室にて連続形成（大気に触れることなく連続的に成膜して積層形成）ができたとしても、同一成膜室にて形成された非晶質シリコン膜は結晶化を阻害する原因となる酸素、窒素やフッ素等の不純物を多く含んでいるので、公知の結晶化技術を用いて良好な結晶質シリコン膜を得ることが困難となっていた。
【０００８】
本発明は、下地膜形成から非晶質シリコン膜形成までを同一の成膜室にて連続形成を行い、非晶質シリコン膜を公知の結晶化の方法により結晶化することで、良好な結晶質シリコン膜を得ることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、非晶質シリコン膜形成の原料ガスとして、水素希釈したＳｉＨ4ガス（シランガス、或いはモノシランガスと呼ばれる）
を用いることを特徴とする。また、シランガスに代えてジシランガスやトリシランガスを用いることもできる。
【００１０】
本発明では、プラズマＣＶＤ法を用い、同一成膜室にて、下地酸化窒化シリコン膜（Ａ）、下地酸化窒化シリコン膜（Ｂ）及び非晶質シリコン膜の３層連続成膜を行う。下地酸化窒化シリコン膜（Ａ）は、窒化シリコン膜の長所であるガラス基板からのアルカリ金属イオン等に高いブロッキング効果を示す。一方、下地酸化窒化シリコン膜（Ｂ）は、広いバンドギャップ、高い絶縁性や低いトラップ準位等の酸化シリコン膜の長所を示す。
【００１１】
下地酸化窒化シリコン膜（Ａ）と下地酸化窒化シリコン膜（Ｂ）の成膜条件を同一とし、従来のＳｉＨ4ガスのみで非晶質シリコン膜を形成した場合（条件１）
と、本発明の水素希釈したＳｉＨ4ガスで非晶質シリコン膜を形成した場合（条件２）とを比較する実験を行った。それぞれの成膜条件を表１に示す。
【００１２】
【表１】
【００１３】
次いで、これらの条件に従って形成した非晶質シリコン膜を結晶化するために、結晶化を助長する触媒元素であるニッケル（Ｎｉ）を添加した。添加方法としては、スピナーによるＮｉ添加（Ｎｉ含有水溶液）とプラズマ法によるＮｉ添加をそれぞれ行った。その後、５００〜６００℃、４時間ほど加熱処理を行い、それぞれラマン分光分析を行った。図３は、プラズマ法によりＮｉ添加を行って結晶化させた試料の結果を示す。本発明の条件（２）に従って膜形成した試料は、図３（Ｂ）に示したように、結晶質シリコンのシャープなピーク（５２０ｃｍ-1付近）のみ現れ、十分に結晶化が起こっていることが確認できる。一方、従来の条件（１）に従って膜形成した試料は、図３（Ａ）に示したように、結晶質シリコンのシャープなピーク（５２０ｃｍ-1付近）と非晶質シリコンのブロードのピーク（４８０ｃｍ-1付近）の両方が現れ、結晶化が不十分であることが読み取れる。これらの実験結果から、結晶化によって良好な結晶質シリコン膜を得るためには、非晶質シリコン膜形成において水素希釈したＳｉＨ4ガスを用いる本発明が有効であることが確認できた。
【００１４】
ここでは図示しなかったが、スピナーによりＮｉ添加したものについては、どちらの条件で膜形成したものでも十分な結晶化は起こらなかった。つまり、添加方法としては、プラズマ法によるＮｉ添加が結晶化に有効である。従って、本発明は、非晶質シリコン膜の結晶化を助長する元素（Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種）をプラズマ法により添加することが望ましい。また、非晶質シリコン膜の結晶化を助長する金属元素（Ｎｉなど）をターゲットとしたスパッタ法により添加してもよい。
【００１５】
また、二次イオン質量分析（ＳＩＭＳ分析）により、条件（１）、条件（２）でそれぞれ形成した非晶質シリコン膜中の酸素、窒素及びフッ素元素濃度を調べた結果を図４に示す。条件（１）、条件（２）ともに酸素濃度は１．５×１０20〜４．５×１０20ａｔｏｍｓ／ｃｍ3の範囲内に、窒素濃度は２×１０19〜４×１０19ａｔｏｍｓ／ｃｍ3の範囲内にあり、これらの元素に関しては両条件の違いはほとんど見られなかった。条件（１）と条件（２）で大きな違いが見られたものは、フッ素元素濃度である。条件（１）では、９×１０18ａｔｏｍｓ／ｃｍ3程度であるのに対し、条件（２）では、およそ４×１０17ａｔｏｍｓ／ｃｍ3と、条件（１）に比べて一桁ほど低い値を示した。
【００１６】
また、比較のため、非晶質シリコン膜を下地酸化窒化シリコン膜と別の成膜室にて形成した場合（図示せず）と上記実験結果とを比べてみると、酸素元素及び窒素元素は、下地酸化窒化シリコン膜と別の成膜室にて非晶質シリコン膜を形成した方が一桁〜二桁程度低い濃度を示した。一方、フッ素元素に関しては、下地酸化窒化シリコン膜と非晶質シリコン膜を別々の成膜室にて形成した場合も条件（２）に従って同一成膜室にて形成した場合もほぼ同じくらいの濃度であった。
【００１７】
これらの結果より、本発明者らは、非晶質シリコン膜を結晶化する際、非晶質シリコン膜中の酸素元素や窒素元素の含有量はあまり大きな問題ではなく、結晶化に大きな影響を与えるのはフッ素元素の含有量であることを見出した。一般的に、シリコン系の膜を形成するための成膜室は、ＣｌＦ3やＮＦ3等のフッ素化合物系ガスを用いてクリーニングを行う。従って、成膜室の内壁等にフッ素が吸着して残ってしまう。この残留フッ素が膜中にとり込まれるのを防ぐために、膜形成前に成膜室内をコーティングするのが一般的である。今回の実験でも、３μｍ以上コーティングした状態で膜形成を行っているが、非晶質シリコン膜形成をＳｉＨ4ガスのみで行ったものは非晶質シリコン膜中に取り込まれるフッ素の量が多かった。しかし、本発明により、水素希釈したＳｉＨ4ガスを用いて非晶質シリコン膜を形成することで、膜中に取り込まれるフッ素の量を抑えることができる。そして、その非晶質シリコン膜を結晶化すれば、十分に結晶化したシリコン膜を得られる。従って、本発明によれば、クリーニング後のコーティング処理時間を短縮することが可能となり、工程時間の短縮も期待できる。
【００１８】
本明細書で開示する本発明は、成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、前記成膜室に水素で希釈したシランガスを導入し、プラズマを発生させて前記絶縁膜上にフッ素濃度が１×１０18ａｔｏｍｓ／ｃｍ3以下である非晶質シリコン膜を形成する第２の工程と、前記非晶質シリコン膜に対して該非晶質シリコン膜の結晶化を助長する元素を添加する第３の工程と、前記非晶質シリコン膜を加熱処理して結晶化する第４の工程とを有し、前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法である。
【００１９】
また、上記構成において、前記第４の工程の後に結晶化したシリコン膜にレーザー光を照射する第５の工程を加えてもよい。
【００２０】
また、上記構成において、前記第２の工程におけるシランガス流量と水素ガス流量との比は、１：２〜１：２０であることを特徴としている。
【００２１】
また、上記構成において、前記第３の工程は、非晶質シリコン膜の結晶化を助長する金属元素からなる電極を用いてプラズマを発生させて行うことを特徴としている。
【００２２】
また、上記構成において、前記第１の工程におけるクリーニングを行った後、成膜室の内部に酸化シリコン、窒化シリコン、酸化窒化シリコン、シリコンから選ばれた一種または複数種からなるコーティング膜を成膜することを特徴としている。また、前記コーティング膜の膜厚は、１μｍ以上であることを特徴としている。
【００２３】
また、上記構成において、前記非晶質シリコン膜の結晶化を助長する元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。
【発明の効果】
【００２４】
本発明により、非晶質半導体膜形成を下地膜形成から同一成膜室にて連続形成しても良好な結晶質半導体膜を得ることができ、ＴＦＴ作製工程が大幅に短縮される。そのために、大量生産も可能となる。また、本発明により搬送回数を削減することができ、搬送時における被膜界面の汚染を防ぐことができるとともに、搬送トラブル等も減少するため、歩留り低下を抑えることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本実施の形態のＴＦＴ断面図。
【図２】本実施の形態の装置図。
【図３】ラマン分光分析の結果を示す図。
【図４】ＳＩＭＳ分析の結果を示す図。
【図５】本実施例１のＴＦＴ断面図。
【図６】本実施例１のＴＦＴ断面図。
【図７】本実施例１のＴＦＴ断面図。
【図８】本実施例１のＴＦＴ断面図。
【図９】本実施例１で作成するアクティブマトリクス基板の画素部の上面図。
【図１０】本実施例１のＴＦＴ断面図。
【図１１】本実施例２のアクティブマトリクス型液晶表示装置断面図。
【図１２】本実施例３のＴＦＴ断面図。
【図１３】本実施例３のＴＦＴ断面図。
【図１４】本実施例３のＴＦＴ断面図。
【図１５】本実施例４のＥＬ表示パネルの上面図及び断面図。
【図１６】本実施例４のＥＬ表示パネルの断面図。
【図１７】本実施例４のＥＬ表示パネルの上面図。
【図１８】本実施例５のいろいろな半導体装置を示す図。
【図１９】本実施例５のいろいろな半導体装置を示す図。
【図２０】本実施例５のいろいろな半導体装置を示す図。
【図２１】プラズマＣＶＤ装置を示す図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態を以下に説明する。図１は、本実施の形態を示すものである。ガラスや石英等の基板１００上に下地酸化窒化シリコン膜（Ａ）１０１ａ、下地酸化窒化シリコン膜（Ｂ）１０１ｂ及び非晶質シリコン膜１０２を同一の成膜室にて連続形成する。図２１に、本発明で用いたプラズマＣＶＤ装置の成膜室を示した。成膜室４０１には、電極４０２、サセプタ４０３があり、電極には高周波電源４０５が、サセプタにはヒーター４０４が接続されている。また、ガス系４０６と排気系４０７が接続されている。ガス系は、使用するガス種４１４、マスフローコントローラー（ＭＦＣ）４１２及びバルブ４１３からなる。また排気系は、ゲートバルブ４０８、オートプレッシャーコントローラー（ＡＰＣ）４０９、ターボ分子ポンプ４１０及びドライポンプ４１１からなる。まず、サセプタ４０３上に基板４１５を置き、ＳｉＨ4ガス、Ｎ2Ｏガス、ＮＨ3ガス及びＨ2ガスを成膜室に導入し、プラズマを発生させて下地酸化窒化シリコン膜（Ａ）１０１ａを５０ｎｍの厚さに形成する。成膜室内に残っているガスを全て排気した後、ＳｉＨ4ガスとＮ2Ｏガスを成膜室に導入しプラズマを発生させて下地酸化窒化シリコン膜（Ｂ）１０１ｂを５０ｎｍの厚さに形成する。再び成膜室内に残っているガスを全て排気した後、最後に、ＳｉＨ4ガスとＨ2ガスを成膜室に導入しプラズマを発生させて非晶質シリコン膜１０２を５４ｎｍの厚さに形成する。成膜時の成膜室内の圧力は、１３〜１６０Ｐａ、基板温度は３００〜４００℃の範囲が好ましい。用いる高周波電源周波数は１３．５６ＭＨｚ〜１２０ＭＨｚの範囲とする。
【００２７】
本発明に適したプラズマＣＶＤ装置を図２に示す。図２のように成膜室を複数有する装置を用いることで、プラズマ法を用いてＮｉを添加することができるので、下地膜形成からＮｉ添加までを連続処理することが可能になる。ここで図示したプラズマＣＶＤ装置は、ロードロック室２０１、搬送室２０２、成膜室２０４ａ、２０４ｂからなり、ロードロック室２０１にセットされた基板は、搬送室２０２に設置されている搬送ロボット２０３によって各成膜室２０４ａ、２０４ｂに搬送される。成膜室２０４ａと２０４ｂにはそれぞれプラズマ発生手段２０５ａ、２０５ｂ、ガス導入手段２０６ａ、２０６ｂ及び排気手段２０７ｃ、２０７ｄが設けられている。また、ロードロック室２０１と搬送室２０２には、それぞれ排気手段２０７ａ、２０７ｂが設けられている。成膜室２０４ａでは、下地酸化窒化シリコン膜から非晶質シリコン膜までを連続形成する。また、成膜室２０４ｂの電極は、Ｎｉを含む材料からできており、成膜室２０４ｂ内にアルゴンガスや窒素ガス等を導入してプラズマを発生させることにより、成膜室２０４ａにて形成された膜にＮｉを添加することができる。ここで添加されるＮｉの面内濃度は、１×１０10〜１×１０13ａｔｏｍｓ／ｃｍ2であることが望ましい。Ｎｉ添加を行った後に非晶質シリコン膜を５００〜６００℃にて熱結晶化する。必要であれば、レーザーアニールを加えても良い。
【実施例１】
【００２８】
本発明の実施例を図５〜図１０により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００２９】
基板５００は、ガラス基板、石英基板、セラミック基板等を用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度で使用可能な耐熱性を有するプラスチック基板を用いることも可能である。
【００３０】
次いで、図５（Ａ）に示すように、基板５００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５０１と下地膜５０１上に非晶質半導体膜５０２を連続形成する。本実施例では下地膜５０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜５０１の一層目としては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ及びＨ2を反応ガスとして成膜される酸化窒化シリコン膜５０１ａを５０〜１００ｎｍ形成する。次いで、下地膜５０１のニ層目としては、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜５０１ｂを１００〜１５０ｎｍの厚さに積層形成する。また、非晶質半導体膜として、ＳｉＨ4ガス及びＨ2ガスを用いて、非晶質シリコン膜５０２を３０〜６０ｎｍの厚さで形成する。勿論、非晶質半導体膜の材料に限定はなく、他にシリコンゲルマニウム合金でも良い。
【００３１】
ここで、下地膜５０１及び非晶質半導体膜５０２の連続形成を行う成膜室は、成膜前に、ＮＦ3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜５０１ａ、酸化窒化シリコン膜ｂ及び非晶質シリコン膜の順で１μｍ以上、好ましくは３μｍ以上のコーティングを行っている事を追記しておく。
【００３２】
次いで、非晶質半導体膜５０２にＮｉ等の触媒元素をプラズマ法により添加した後、５００℃にて１時間の脱水素化、続けて５５０℃にて４時間の熱結晶化を行い、更に結晶化を改善するためのレーザー処理を行って結晶質半導体膜５０３形成する。そして、この結晶質半導体膜にフォトリソグラフィ法を用いたパターニング処理を行い、島状半導体層５０４〜５０８を形成する。
【００３３】
また、ここで形成した結晶質半導体膜に、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）
、ガリウム（Ｇａ）など周期律第１３族元素が知られている。
【００３４】
また、レーザー処理は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーは、レーザー発振器から放出されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いる。結晶化の条件は、実施者が適宜選択すればよい。
【００３５】
次いで、島状半導体層５０４〜５０８を覆うゲート絶縁膜５０９を形成する。
ゲート絶縁膜５０９は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００３６】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして形成される酸化シリコン膜は、形成後４００〜５００℃の加熱処理によりゲート絶縁膜として良好な特性を得ることができる。
【００３７】
次いで、ゲート絶縁膜５０９上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）５１０と、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）５１１とを積層形成する。ゲート導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００３８】
次に、フォトリソグラフィ法を用いてレジストからなるマスク５１２〜５１７を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００３９】
この後、レジストからなるマスク５１２〜５１７を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００４０】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５１９〜５２４（第１の導電層５１９ａ〜５２４ａと第２の導電層５１９ｂ〜５２４ｂ）を形成する。５１８はゲート絶縁膜であり、第１の形状の導電層５１９〜５２４で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００４１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図６（Ｂ））。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、導電層５１９〜５２４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５２７〜５３１が形成される。第１の不純物領域５２７〜５３１には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４２】
次に、レジストからなるマスクを除去せずに図６（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、上記第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層５３１〜５３６を形成する。
【００４３】
Ｗ膜やＴａＮ膜に対するＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
【００４４】
次いで、レジストからなるマスクを除去せずに図６（Ｃ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、３．５×１０12ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図６（Ｂ）で形成された第１の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５３１〜５３５を不純物元素に対するマスクとして用い、第２の導電層５３１ａ〜５３５ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００４５】
こうして、第２の導電層５３１ａ〜５３５ａと重なる第２の不純物領域５３７〜５４１と、第１の不純物領域５２７〜５３１とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19ａｔｏｍｓ／ｃｍ3の濃度となるようにする。
【００４６】
次いで、レジストからなるマスクを除去せずに図７（Ａ）に示すようにゲート絶縁膜のエッチングを行う。ゲート絶縁膜エッチング中に第２の導電層５３１ａ〜５３６ａも同時にエッチングされ、第３の形状の導電層５４２〜５４７が形成される。これにより、第２の不純物領域を、第２の導電層５４２ａ〜５４６ａと重なる領域５３７ｂ〜５４１ｂと重ならない領域５３７ａ〜５４１ａに区別することができる。
【００４７】
そして、レジストからなるマスクを除去した後、新たにレジストからなるマスク５５３〜５５５を形成して図７（Ｂ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第４の不純物領域５５６〜５６１を形成する。第３の形状の導電層５４３、５４６を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に第４の不純物領域を形成する。本実施例では、不純物領域５５６〜５６１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５５３〜５５５で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域５５６〜５６１にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域及びドレイン領域として機能するために何ら問題は生じない。
【００４８】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第３の形状の導電層５４２〜５４６がゲート電極として機能する。また、５４７はソース配線、５４６は保持容量を形成するための第２の電極として機能する。
【００４９】
次いで、レジストからなるマスク５５３〜５５５を除去し、全面を覆う第１の層間絶縁膜５６２を形成する。この第１の層間絶縁膜５６２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成する。勿論、第１の層間絶縁膜５６２は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５０】
次いで、図８（Ａ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いて加熱処理を行う。加熱処理における雰囲気は、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、このような加熱処理の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００５１】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域５４８、５５０、５５１、５５６、５５９にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００５２】
また、第１の層間絶縁膜５６２を形成する前に活性化処理を行っても良い。ただし、５４２〜５４７に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化シリコン膜）を形成した後で活性化処理を行うことが好ましい。
【００５３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
【００５４】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００５５】
次いで、第１の層間絶縁膜５６２上に有機絶縁物材料から成る第２の層間絶縁膜５６３を形成する。次いで、ソース配線５４７に達するコンタクトホールと各不純物領域５４８、５５０、５５１、５５６、５５９に達するコンタクトホールを形成するためのパターニングを行う。
【００５６】
そして、駆動回路７０６において、第１の不純物領域または第４の不純物領域とそれぞれ電気的に接続する配線５６４〜５６９を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００５７】
また、画素部７０７においては、画素電極５７２、ゲート導電膜５７１、接続電極５７０を形成する（図８（Ｂ））。この接続電極５７０によりソース配線５４７は、画素ＴＦＴ７０４と電気的な接続が形成される。また、ゲート導電膜５７１は、第１の電極（第３の形状の導電層５４５）と電気的な接続が形成される。また、画素電極５７２は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。また、画素電極５７２としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等、反射性の優れた材料を用いることが望ましい。
【００５８】
以上の様にして、ｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｎチャネル型ＴＦＴ７０３を有する駆動回路７０６と、画素ＴＦＴ７０４、保持容量７０５とを有する画素部７０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００５９】
駆動回路７０６のｎチャネル型ＴＦＴ７０１はチャネル形成領域５７３、ゲート電極を形成する第３の形状の導電層５４２と重なる第３の不純物領域５３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５４８を有している。ｐチャネル型ＴＦＴ７０２にはチャネル形成領域５７４、ゲート電極を形成する第３の形状の導電層５４３と重なる第４の不純物領域５５８、ゲート電極の外側に形成される第４の不純物領域５５７、ソース領域またはドレイン領域として機能する第４の不純物領域５５６を有している。ｎチャネル型ＴＦＴ７０３にはチャネル形成領域５７５、ゲート電極を形成する第３の形状の導電層５４４と重なる第３の不純物領域５３９ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３９ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５５０を有している。
【００６０】
画素部の画素ＴＦＴ７０４にはチャネル形成領域５７６、ゲート電極を形成する第３の形状の導電層５４５と重なる第３の不純物領域５４０ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５４０ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５５１を有している。また、保持容量７０５の一方の電極として機能する半導体層５５９〜５６１には第４の不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量７０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２の電極５４６と、半導体層５５９〜５６１とで形成している。
【００６１】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図５〜図９に対応する部分には同じ符号を用いている。図９中の鎖線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００６２】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす第１の電極５４５とゲート導電膜５７１とを異なる層に形成し、ゲート導電膜５７１で半導体層を遮光することを特徴としている。
【００６３】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００６４】
また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが望ましい。
【００６５】
上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。
【００６６】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（半導体層パターンマスク、第１配線パターンマスク（第１の電極５４５、第２の電極５４６、ソース配線５４７を含む）、ｐ型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（画素電極５７２、接続電極５７０、ゲート導電膜５７１を含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００６７】
図１０には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第２の層間膜形成までは、上記の反射型のものと同じである。画素部７１０の第２の層間膜上に透明導電膜を形成する。そして、透明導電膜層５８０を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００６８】
そして、駆動回路７０６において第１の不純物領域又は第４の不純物領域とそれぞれで電気的に接続する配線５６４〜５６９を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金（ＡｌとＴｉとの合金膜）
との積層膜をパターニングして形成する。また、画素部７１０においては、画素電極５８１、５８２、ゲート導電膜５７１、接続電極５７０を形成する。このようにして、画素ＴＦＴ７０８と保持容量７０９からなる画素部７１０が形成される。以上のように、マスク枚数を１枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。
【実施例２】
【００６９】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１１を用いる。
【００７０】
まず、実施例１に従い、図８（Ｂ）の状態のアクティブマトリクス基板を作製した後、図８（Ｂ）のアクティブマトリクス基板上に配向膜６０１を形成しラビング処理を行う。なお、本実施例では配向膜６０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ６０６を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００７１】
次いで、対向基板６０３上に着色層６０４、６０５、平坦化膜６０７を形成する。赤色の着色層６０４と青色の着色層６０５とを一部重ねて、第２遮光部を形成する。なお、図１１では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて、第１遮光部を形成する。
【００７２】
次いで、対向電極６１０を画素部に形成し、対向基板の全面に配向膜６０８を形成し、ラビング処理を施した。
【００７３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤６０２で貼り合わせる。シール剤６０２にはフィラーが混入されていて、このフィラーと柱状スペーサ６０６によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成する。
【００７４】
本実施例では、実施例１に示す基板を用いている。従って、実施例１の画素部の上面図を示す図９では、少なくともゲート配線５７１と画素電極５７２、５７９の間隙と、ゲート配線５７１と接続電極５７０の間隙と、接続電極５７０と画素電極５７２の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に第１遮光部と第２遮光部が重なるように対向基板を貼り合わせた。
【実施例３】
【００７５】
本実施例では同一基板上に画素部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図１２〜１４を用いて説明する。
【００７６】
まず、図１２（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板１２０１上に、好適には、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）から選ばれた一種または複数種を成分とする導電膜からゲート電極１２０２〜１２０４、ソース配線１２０６、１２０７、画素部の保持容量を形成するための容量配線１２０５を形成する。例えば、低抵抗化と耐熱性の観点からはＭｏとＷの合金は適している。また、アルミニウムを用い、表面を酸化処理してゲート電極を形成しても良い。
【００７７】
第１のフォトマスクにより作製されるゲート電極は、その厚さを２００〜４００ｎｍ、好ましくは２５０ｎｍの厚さで形成し、その上層に形成する被膜の被覆性（ステップカバレージ）を向上させるために、端部をテーパー形状となるように形成する。テーパー部の角度は５〜３０°、好ましくは１５〜２５°で形成する。テーパー部はドライエッチング法で形成され、エッチングガスと基板側に印加するバイアス電圧により、その角度を制御する。
【００７８】
次いで、図１２（Ｂ）で示すように、ゲート電極１２０２〜１２０４、ソース配線１２０６、１２０７、画素部の保持容量を形成するための容量配線１２０５を覆う第１の絶縁層１２０８と第１の絶縁層１２０８上に非晶質半導体膜１２０９を連続形成する。本実施例では第１の絶縁層１２０８として２層構造を用いるが、酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜の単層膜または２層以上積層させた構造を用いても良い。第１の絶縁層１２０８の一層目としては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ及びＨ2を反応ガスとして成膜される酸化窒化シリコン膜１２０８ａを５０〜１００ｎｍ形成する。次いで、第１の絶縁層１２０８のニ層目としては、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１２０８ｂを１００〜１５０ｎｍの厚さに積層形成する。また、非晶質半導体膜１２０９は、３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金等で形成すると良い。本実施例では、ＳｉＨ4ガス及びＨ2ガスを用いて、非晶質シリコン膜１２０９を形成する。
【００７９】
ここで、下地膜５０１及び非晶質半導体膜５０２の連続形成を行う成膜室は、成膜前に、ＮＦ3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜５０１ａ、酸化窒化シリコン膜５０１ｂ及び非晶質シリコン膜の順で１μｍ以上、好ましくは３μｍ以上のコーティングを行っている事を追記しておく。
【００８０】
第１の絶縁層１２０８は、その上層に半導体層を形成して、ゲート絶縁膜として用いるものであるが、基板１２０１からアルカリ金属などの不純物が半導体層に拡散するのを防ぐブロッキング層としての機能も有している。
【００８１】
次いで、形成した非晶質半導体膜を公知の結晶化技術により結晶化する。結晶質半導体膜を得る方法は、実施例１を参考にすれば良い。
【００８２】
得られた結晶質半導体膜は、第２のフォトマスクを用いて所定のパターンに形成する。図１２（Ｃ）は島状に形成された半導体層１２１０〜１２１３を示す。
半導体層１２１０〜１２１２は、ゲート電極１２０２、１２０４と一部が重なるように形成する。
【００８３】
その後、島状半導体層１２１０〜１２１３上に酸化シリコンまたは窒化シリコンから成る絶縁膜を１００〜２００ｎｍの厚さに形成する。図１２（Ｄ）は、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第３の絶縁層１２１４〜１２１８を島状半導体層１２１０〜１２１２上に形成する。
【００８４】
そして、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するための第１のドーピング工程を行う。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。ｎ型の不純物（ドナー）としてリン（Ｐ）を添加し、第３の絶縁層１２１５〜１２１８をマスクとして形成される第１の不純物領域１２１９〜１２２２を形成する。この領域のドナー濃度は１×１０16〜２×１０17／ｃｍ3の濃度とする。
【００８５】
第２のドーピング工程は、ｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成する工程であり、図１３（Ａ）で示すように第３のフォトマスクを用いて、レジストによるマスク１２２３〜１２２５を形成する。マスク１２２４、１２２５は、ｎチャネル型ＴＦＴのＬＤＤ領域を覆って形成され、第２の不純物領域１２２６〜１２２８には、１×１０20〜１×１０21／ｃｍ3の濃度範囲でドナー不純物を添加する。
【００８６】
この第２のドーピング工程に前後して、マスク１２２３〜１２２５が形成された状態でフッ酸によるエッチング処理を行い、第３の絶縁層１２１４、１２１８を除去しておくと好ましい。
【００８７】
ｐチャネル型ＴＦＴのソース領域及びドレイン領域は、図１３（Ｂ）に示すように第３のドーピング処理により行い、イオンドープ法やイオン注入法でｐ型の不純物（アクセプタ）を添加して第３の不純物領域１２３０、１２３１を形成する。この領域のｐ型の不純物濃度は２×１０20〜２×１０21／ｃｍ3となるようにする。この工程において、半導体層１２１３にもｐ型の不純物を添加しておく。
【００８８】
次に、図１３（Ｃ）に示すように、半導体層上に第２の絶縁層を形成する。好適には、第２の絶縁層を複数の絶縁膜で形成する。半導体層上に形成する第２の絶縁層の第１層目１２３２は水素を含有する窒化シリコン膜または窒化酸化シリコン膜から成る無機絶縁物で５０〜２００ｎｍの厚さに形成する。その後、それぞれの半導体層に添加された不純物を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理により行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。加熱処理をする場合は窒素雰囲気中で４００〜６００℃、代表的には４５０〜５００℃で、１〜４時間の熱処理を行う。
【００８９】
この熱処理により、不純物元素の活性化と同時に第２の絶縁層の第１層目１２３２の窒化シリコン膜または窒化酸化シリコン膜の水素が放出され、半導体層の水素化を行うことができる。この工程は水素により半導体層のダングリングボンドを終端する工程である。水素化をより効率よく行う手段として、第２の絶縁層の第１層１２３２を形成する前にプラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９０】
図１４（Ａ）で示す第２の絶縁層の第２層目１２３３は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００９１】
次いで、第５のフォトマスクを用いてコンタクトホールを形成する。そして、第６のフォトマスクを用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、駆動回路１３０５において接続電極１２３４及びソースまたはドレイン配線１２３５〜１２３７を形成する。また、画素部１３０６において、画素電極１２４０、ゲート配線１２３９、接続電極１２３８を形成する。
【００９２】
こうして、同一の基板上にｐチャネル型ＴＦＴ１３０１とｎチャネル型ＴＦＴ１３０２を有する駆動回路１３０５と、画素ＴＦＴ１３０３と保持容量１３０４を有する画素部１３０６が形成される。駆動回路１３０５のｐチャネル型ＴＦＴ１３０１には、チャネル形成領域１３０７、第３の不純物領域から成るソースまたはドレイン領域１３０８が形成されている。ｎチャネル型ＴＦＴ１３０２には、チャネル形成領域１３０９、第１の不純物領域から成るＬＤＤ領域１３１０、第２の不純物領域から成るソースまたはドレイン領域１３１１が形成されている。画素部１３０６の画素ＴＦＴ１３０３は、マルチゲート構造であり、チャネル形成領域１３１２、ＬＤＤ領域１３１３、ソースまたはドレイン領域１３１４、１３１６が形成される。ＬＤＤ領域の間に位置する第２の不純物領域１３１５は、オフ電流を低減するために有用である。保持容量１３０４は、容量配線１２０５と半導体層１２１３とその間に形成される第１の絶縁層とから形成されている。
【００９３】
画素部１３０６においては、接続電極１２３８によりソース配線１２０７は、画素ＴＦＴ１３０３のソースまたはドレイン領域１３１４と電気的な接続が形成される。また、ゲート配線１２３９は、第１の電極と電気的な接続が形成される。また、画素電極１２４０は、画素ＴＦＴ１３０３のソースまたはドレイン領域１３１６及び保持容量１３０４の半導体層１２１３と接続している。
【００９４】
図１４（Ｂ）はゲート電極１２０４とゲート配線１２３９のコンタクト部を説明する図である。ゲート電極１２０４は隣接する画素の保持容量の一方の電極を兼ね、画素電極１２４５と接続する半導体層１２４４と重なる部分で容量を形成している。また、図１４（Ｃ）はソース配線１２０７と画素電極１２４０及び隣接する画素電極１２４６との配置関係を示し、画素電極の端部をソース配線１２０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。尚、本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００９５】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【００９６】
図１４に示した画素構造は、反射型の液晶表示装置に適したのものであるが、実施例１と同様に、透明導電膜を用いることで、透過型の液晶表示装置に適した画素構造を持つものも作製できる。
【実施例４】
【００９７】
本実施例では、実施例１及び３で作製したアクティブマトリクス基板で、ＥＬ表示装置を作製する例について説明する。図１５（Ａ）はそのＥＬ表示パネルの上面図を示す。図１５（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９８】
図１５（Ａ）のＡ−Ａ'線に対応する断面図を図１５（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９９】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。
【０１００】
また、図１５（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ２２（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
【０１０１】
実施例１及び３で作製したアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料からなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１０２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０５】
そして陰極３０は、３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８１が形成され、この部分の接着強度を高めている。
【０１０６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０７】
また、配線１６はシール材１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０８】
ここで画素部のさらに詳細な断面構造を図１６に、上面構造を図１７に示す。
図１６（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図８（Ｂ）の画素ＴＦＴ７０４と同じ構造で形成する。本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０９】
また、電流制御用ＴＦＴ２４０３は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。また、電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１１０】
本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１１】
また、図１７に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１１２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。
【０１１３】
４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などのπ共役ポリマー系材料を用いる。
【０１１４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１５】
図１６（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８のｐチャネル型ＴＦＴ７０２と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。
【０１１６】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【実施例５】
【０１１７】
本発明を実施して作製されたＴＦＴは様々な電気光学装置（代表的にはアクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明を実施できる。
【０１１８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０１１９】
図１８（Ａ）はパーソナルコンピュータであり、本体１８０１、画像入力部１８０２、表示部１８０３、キーボード１８０４等を含む。本発明を画像入力部１８０２、表示部１８０３やその他の駆動回路に適用することができる。
【０１２０】
図１８（Ｂ）はビデオカメラであり、本体１８０５、表示部１８０６、音声入力部１８０７、操作スイッチ１８０８、バッテリー１８０９、受像部１８１０等を含む。本発明を表示部１８０６やその他の駆動回路に適用することができる。
【０１２１】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体１８１１、カメラ部１８１２、受像部１８１３、操作スイッチ１８１４、表示部１８１５等を含む。本発明は表示部１８１５やその他の駆動回路に適用できる。
【０１２２】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体１８１６、表示部１８１７、アーム部１８１８等を含む。本発明は表示部１８１７やその他の駆動回路に適用することができる。
【０１２３】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１８１９、表示部１８２０、スピーカ部１８２１、記録媒体１８２２、操作スイッチ１８２３等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１８２０やその他の駆動回路に適用することができる。
【０１２４】
図１８（Ｆ）はデジタルカメラであり、本体１８２４、表示部１８２５、接眼部１８２６、操作スイッチ１８２７、受像部（図示しない）等を含む。本発明を表示部１８２５やその他の駆動回路に適用することができる。
【０１２５】
図１９（Ａ）はフロント型プロジェクターであり、投射装置１９０１、スクリーン１９０２等を含む。本発明は投射装置１９０１の一部を構成する液晶表示装置１９１４やその他の駆動回路に適用することができる。
【０１２６】
図１９（Ｂ）はリア型プロジェクターであり、本体１９０３、投射装置１９０４、ミラー１９０５、スクリーン１９０６等を含む。本発明は投射装置１９０４の一部を構成する液晶表示装置１９１４やその他の駆動回路に適用することができる。
【０１２７】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置１９０１、１９０４の構造の一例を示した図である。投射装置１９０１、１９０４は、光源光学系１９０７、ミラー１９０８、１９１０〜１９１２、ダイクロイックミラー１９０９、プリズム１９１３、液晶表示装置１９１４、位相差板１９１５、投射光学系１９１６で構成される。投射光学系１９１６は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２８】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系１９０７の構造の一例を示した図である。本実施例では、光源光学系１９０７は、リフレクター１９１８、光源１９１９、レンズアレイ１９２０、１９２１、偏光変換素子１９２２、集光レンズ１９２３で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２９】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。
【０１３０】
図２０（Ａ）は携帯電話であり、表示用パネル２００１、操作用パネル２００２、接続部２００３、センサー内蔵ディスプレイ２００４、音声出力部２００５、操作キー２００６、電源スイッチ２００７、音声入力部２００８、アンテナ２００９等を含む。本発明をセンサー内蔵ディスプレイ２００４、音声出力部２００５、音声入力部２００８やその他の駆動回路に適用することができる。
【０１３１】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体２０１１、表示部２０１２、記憶媒体２０１３、操作スイッチ２０１４、アンテナ２０１５等を含む。本発明は表示部２０１２、記憶媒体２０１３やその他の駆動回路に適用することができる。
【０１３２】
図２０（Ｃ）はディスプレイであり、本体２０１６、支持台２０１７、表示部２０１８等を含む。本発明は表示部２０１８に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１３３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【符号の説明】
【０１３４】
１００、５００ 基板
１０１ａ、５０１ａ 下地酸化窒化シリコン膜（Ａ）
１０１ｂ、５０１ｂ 下地酸化窒化シリコン膜（Ｂ）
１０２、５０２ 非晶質シリコン膜
２０１ ロードロック室
２０２ 搬送室
２０４ａ、２０４ｂ 成膜室
５０３ 結晶質シリコン膜
【技術分野】
【０００１】
本発明は、基板上に形成された結晶質半導体膜を用いた薄膜トランジスタ（Thin Film Transistor：ＴＦＴ、以下ＴＦＴと記す）に代表される半導体素子で形成された半導体装置の作製方法に関するものである。本発明により作成される半導体装置は、ＴＦＴやＭＯＳトランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体回路（マイクロプロセッサ、信号処理回路または高周波回路等）を有する液晶表示装置、ＥＬ（Electro Luminescence）表示装置、ＥＣ（Electro Chromic）表示装置またはイメージセンサ等を含むものである。
【背景技術】
【０００２】
現在、半導体膜を用いた半導体素子として、ＴＦＴが各集積回路に用いられており、特に画像表示装置のスイッチング素子として用いられている。更に、非晶質半導体膜よりも移動度の高い結晶質半導体膜を活性層に用いたＴＦＴは、駆動能力が高く、駆動回路の素子としても用いられている。
【０００３】
現状においては、活性層として非晶質シリコン膜や結晶質シリコン膜（ポリシリコン膜とも呼ばれる）が主に用いられている。
【０００４】
結晶質シリコン膜を得る方法としては、加熱処理による方法、レーザーアニール法や本出願人による特開平６−２３２０５９号公報及び特開平７−１３０６５２号公報に記載された技術が公知である。これらの公報に記載されている技術は、シリコンの結晶化を助長する金属元素（特にニッケル）を利用することにより、５００〜６００℃、４時間程度の加熱処理によって結晶性の優れた結晶質シリコン膜を形成することを可能とするものである。
【０００５】
また、近年は、大画面かつ安価な表示装置作製のため、基板として安価なガラスが用いられている。このガラス基板に含まれるナトリウム（Ｎａ）等のアルカリ金属元素による汚染を防ぐために、非晶質シリコン膜とガラス基板の間に酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜等の無機絶縁膜からなる下地膜を設けている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、これらの下地膜を形成する場合、原料ガスとして酸素系のガス、或いは窒素系のガスを用いるのに対し、非晶質シリコン膜を形成する場合は、シラン（ＳｉＨ4）ガスのみを原料ガスとしている。従って、良質な非晶質シリコン膜を得るためには、下地膜を成膜する成膜室と、非晶質シリコン膜を成膜室とに分けて積層形成する必要がある。そのため、成膜室或いは成膜装置を複数用意し、それぞれの膜専用の成膜室にて膜形成を行うことになり、基板を搬送する分、処理時間の増加や搬送トラブルによる歩留まり低下等の問題が生じていた。
【０００７】
また、下地膜形成から非晶質シリコン膜形成までを同一成膜室にて連続形成（大気に触れることなく連続的に成膜して積層形成）ができたとしても、同一成膜室にて形成された非晶質シリコン膜は結晶化を阻害する原因となる酸素、窒素やフッ素等の不純物を多く含んでいるので、公知の結晶化技術を用いて良好な結晶質シリコン膜を得ることが困難となっていた。
【０００８】
本発明は、下地膜形成から非晶質シリコン膜形成までを同一の成膜室にて連続形成を行い、非晶質シリコン膜を公知の結晶化の方法により結晶化することで、良好な結晶質シリコン膜を得ることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、非晶質シリコン膜形成の原料ガスとして、水素希釈したＳｉＨ4ガス（シランガス、或いはモノシランガスと呼ばれる）
を用いることを特徴とする。また、シランガスに代えてジシランガスやトリシランガスを用いることもできる。
【００１０】
本発明では、プラズマＣＶＤ法を用い、同一成膜室にて、下地酸化窒化シリコン膜（Ａ）、下地酸化窒化シリコン膜（Ｂ）及び非晶質シリコン膜の３層連続成膜を行う。下地酸化窒化シリコン膜（Ａ）は、窒化シリコン膜の長所であるガラス基板からのアルカリ金属イオン等に高いブロッキング効果を示す。一方、下地酸化窒化シリコン膜（Ｂ）は、広いバンドギャップ、高い絶縁性や低いトラップ準位等の酸化シリコン膜の長所を示す。
【００１１】
下地酸化窒化シリコン膜（Ａ）と下地酸化窒化シリコン膜（Ｂ）の成膜条件を同一とし、従来のＳｉＨ4ガスのみで非晶質シリコン膜を形成した場合（条件１）
と、本発明の水素希釈したＳｉＨ4ガスで非晶質シリコン膜を形成した場合（条件２）とを比較する実験を行った。それぞれの成膜条件を表１に示す。
【００１２】
【表１】
【００１３】
次いで、これらの条件に従って形成した非晶質シリコン膜を結晶化するために、結晶化を助長する触媒元素であるニッケル（Ｎｉ）を添加した。添加方法としては、スピナーによるＮｉ添加（Ｎｉ含有水溶液）とプラズマ法によるＮｉ添加をそれぞれ行った。その後、５００〜６００℃、４時間ほど加熱処理を行い、それぞれラマン分光分析を行った。図３は、プラズマ法によりＮｉ添加を行って結晶化させた試料の結果を示す。本発明の条件（２）に従って膜形成した試料は、図３（Ｂ）に示したように、結晶質シリコンのシャープなピーク（５２０ｃｍ-1付近）のみ現れ、十分に結晶化が起こっていることが確認できる。一方、従来の条件（１）に従って膜形成した試料は、図３（Ａ）に示したように、結晶質シリコンのシャープなピーク（５２０ｃｍ-1付近）と非晶質シリコンのブロードのピーク（４８０ｃｍ-1付近）の両方が現れ、結晶化が不十分であることが読み取れる。これらの実験結果から、結晶化によって良好な結晶質シリコン膜を得るためには、非晶質シリコン膜形成において水素希釈したＳｉＨ4ガスを用いる本発明が有効であることが確認できた。
【００１４】
ここでは図示しなかったが、スピナーによりＮｉ添加したものについては、どちらの条件で膜形成したものでも十分な結晶化は起こらなかった。つまり、添加方法としては、プラズマ法によるＮｉ添加が結晶化に有効である。従って、本発明は、非晶質シリコン膜の結晶化を助長する元素（Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種）をプラズマ法により添加することが望ましい。また、非晶質シリコン膜の結晶化を助長する金属元素（Ｎｉなど）をターゲットとしたスパッタ法により添加してもよい。
【００１５】
また、二次イオン質量分析（ＳＩＭＳ分析）により、条件（１）、条件（２）でそれぞれ形成した非晶質シリコン膜中の酸素、窒素及びフッ素元素濃度を調べた結果を図４に示す。条件（１）、条件（２）ともに酸素濃度は１．５×１０20〜４．５×１０20ａｔｏｍｓ／ｃｍ3の範囲内に、窒素濃度は２×１０19〜４×１０19ａｔｏｍｓ／ｃｍ3の範囲内にあり、これらの元素に関しては両条件の違いはほとんど見られなかった。条件（１）と条件（２）で大きな違いが見られたものは、フッ素元素濃度である。条件（１）では、９×１０18ａｔｏｍｓ／ｃｍ3程度であるのに対し、条件（２）では、およそ４×１０17ａｔｏｍｓ／ｃｍ3と、条件（１）に比べて一桁ほど低い値を示した。
【００１６】
また、比較のため、非晶質シリコン膜を下地酸化窒化シリコン膜と別の成膜室にて形成した場合（図示せず）と上記実験結果とを比べてみると、酸素元素及び窒素元素は、下地酸化窒化シリコン膜と別の成膜室にて非晶質シリコン膜を形成した方が一桁〜二桁程度低い濃度を示した。一方、フッ素元素に関しては、下地酸化窒化シリコン膜と非晶質シリコン膜を別々の成膜室にて形成した場合も条件（２）に従って同一成膜室にて形成した場合もほぼ同じくらいの濃度であった。
【００１７】
これらの結果より、本発明者らは、非晶質シリコン膜を結晶化する際、非晶質シリコン膜中の酸素元素や窒素元素の含有量はあまり大きな問題ではなく、結晶化に大きな影響を与えるのはフッ素元素の含有量であることを見出した。一般的に、シリコン系の膜を形成するための成膜室は、ＣｌＦ3やＮＦ3等のフッ素化合物系ガスを用いてクリーニングを行う。従って、成膜室の内壁等にフッ素が吸着して残ってしまう。この残留フッ素が膜中にとり込まれるのを防ぐために、膜形成前に成膜室内をコーティングするのが一般的である。今回の実験でも、３μｍ以上コーティングした状態で膜形成を行っているが、非晶質シリコン膜形成をＳｉＨ4ガスのみで行ったものは非晶質シリコン膜中に取り込まれるフッ素の量が多かった。しかし、本発明により、水素希釈したＳｉＨ4ガスを用いて非晶質シリコン膜を形成することで、膜中に取り込まれるフッ素の量を抑えることができる。そして、その非晶質シリコン膜を結晶化すれば、十分に結晶化したシリコン膜を得られる。従って、本発明によれば、クリーニング後のコーティング処理時間を短縮することが可能となり、工程時間の短縮も期待できる。
【００１８】
本明細書で開示する本発明は、成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、前記成膜室に水素で希釈したシランガスを導入し、プラズマを発生させて前記絶縁膜上にフッ素濃度が１×１０18ａｔｏｍｓ／ｃｍ3以下である非晶質シリコン膜を形成する第２の工程と、前記非晶質シリコン膜に対して該非晶質シリコン膜の結晶化を助長する元素を添加する第３の工程と、前記非晶質シリコン膜を加熱処理して結晶化する第４の工程とを有し、前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法である。
【００１９】
また、上記構成において、前記第４の工程の後に結晶化したシリコン膜にレーザー光を照射する第５の工程を加えてもよい。
【００２０】
また、上記構成において、前記第２の工程におけるシランガス流量と水素ガス流量との比は、１：２〜１：２０であることを特徴としている。
【００２１】
また、上記構成において、前記第３の工程は、非晶質シリコン膜の結晶化を助長する金属元素からなる電極を用いてプラズマを発生させて行うことを特徴としている。
【００２２】
また、上記構成において、前記第１の工程におけるクリーニングを行った後、成膜室の内部に酸化シリコン、窒化シリコン、酸化窒化シリコン、シリコンから選ばれた一種または複数種からなるコーティング膜を成膜することを特徴としている。また、前記コーティング膜の膜厚は、１μｍ以上であることを特徴としている。
【００２３】
また、上記構成において、前記非晶質シリコン膜の結晶化を助長する元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。
【発明の効果】
【００２４】
本発明により、非晶質半導体膜形成を下地膜形成から同一成膜室にて連続形成しても良好な結晶質半導体膜を得ることができ、ＴＦＴ作製工程が大幅に短縮される。そのために、大量生産も可能となる。また、本発明により搬送回数を削減することができ、搬送時における被膜界面の汚染を防ぐことができるとともに、搬送トラブル等も減少するため、歩留り低下を抑えることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本実施の形態のＴＦＴ断面図。
【図２】本実施の形態の装置図。
【図３】ラマン分光分析の結果を示す図。
【図４】ＳＩＭＳ分析の結果を示す図。
【図５】本実施例１のＴＦＴ断面図。
【図６】本実施例１のＴＦＴ断面図。
【図７】本実施例１のＴＦＴ断面図。
【図８】本実施例１のＴＦＴ断面図。
【図９】本実施例１で作成するアクティブマトリクス基板の画素部の上面図。
【図１０】本実施例１のＴＦＴ断面図。
【図１１】本実施例２のアクティブマトリクス型液晶表示装置断面図。
【図１２】本実施例３のＴＦＴ断面図。
【図１３】本実施例３のＴＦＴ断面図。
【図１４】本実施例３のＴＦＴ断面図。
【図１５】本実施例４のＥＬ表示パネルの上面図及び断面図。
【図１６】本実施例４のＥＬ表示パネルの断面図。
【図１７】本実施例４のＥＬ表示パネルの上面図。
【図１８】本実施例５のいろいろな半導体装置を示す図。
【図１９】本実施例５のいろいろな半導体装置を示す図。
【図２０】本実施例５のいろいろな半導体装置を示す図。
【図２１】プラズマＣＶＤ装置を示す図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態を以下に説明する。図１は、本実施の形態を示すものである。ガラスや石英等の基板１００上に下地酸化窒化シリコン膜（Ａ）１０１ａ、下地酸化窒化シリコン膜（Ｂ）１０１ｂ及び非晶質シリコン膜１０２を同一の成膜室にて連続形成する。図２１に、本発明で用いたプラズマＣＶＤ装置の成膜室を示した。成膜室４０１には、電極４０２、サセプタ４０３があり、電極には高周波電源４０５が、サセプタにはヒーター４０４が接続されている。また、ガス系４０６と排気系４０７が接続されている。ガス系は、使用するガス種４１４、マスフローコントローラー（ＭＦＣ）４１２及びバルブ４１３からなる。また排気系は、ゲートバルブ４０８、オートプレッシャーコントローラー（ＡＰＣ）４０９、ターボ分子ポンプ４１０及びドライポンプ４１１からなる。まず、サセプタ４０３上に基板４１５を置き、ＳｉＨ4ガス、Ｎ2Ｏガス、ＮＨ3ガス及びＨ2ガスを成膜室に導入し、プラズマを発生させて下地酸化窒化シリコン膜（Ａ）１０１ａを５０ｎｍの厚さに形成する。成膜室内に残っているガスを全て排気した後、ＳｉＨ4ガスとＮ2Ｏガスを成膜室に導入しプラズマを発生させて下地酸化窒化シリコン膜（Ｂ）１０１ｂを５０ｎｍの厚さに形成する。再び成膜室内に残っているガスを全て排気した後、最後に、ＳｉＨ4ガスとＨ2ガスを成膜室に導入しプラズマを発生させて非晶質シリコン膜１０２を５４ｎｍの厚さに形成する。成膜時の成膜室内の圧力は、１３〜１６０Ｐａ、基板温度は３００〜４００℃の範囲が好ましい。用いる高周波電源周波数は１３．５６ＭＨｚ〜１２０ＭＨｚの範囲とする。
【００２７】
本発明に適したプラズマＣＶＤ装置を図２に示す。図２のように成膜室を複数有する装置を用いることで、プラズマ法を用いてＮｉを添加することができるので、下地膜形成からＮｉ添加までを連続処理することが可能になる。ここで図示したプラズマＣＶＤ装置は、ロードロック室２０１、搬送室２０２、成膜室２０４ａ、２０４ｂからなり、ロードロック室２０１にセットされた基板は、搬送室２０２に設置されている搬送ロボット２０３によって各成膜室２０４ａ、２０４ｂに搬送される。成膜室２０４ａと２０４ｂにはそれぞれプラズマ発生手段２０５ａ、２０５ｂ、ガス導入手段２０６ａ、２０６ｂ及び排気手段２０７ｃ、２０７ｄが設けられている。また、ロードロック室２０１と搬送室２０２には、それぞれ排気手段２０７ａ、２０７ｂが設けられている。成膜室２０４ａでは、下地酸化窒化シリコン膜から非晶質シリコン膜までを連続形成する。また、成膜室２０４ｂの電極は、Ｎｉを含む材料からできており、成膜室２０４ｂ内にアルゴンガスや窒素ガス等を導入してプラズマを発生させることにより、成膜室２０４ａにて形成された膜にＮｉを添加することができる。ここで添加されるＮｉの面内濃度は、１×１０10〜１×１０13ａｔｏｍｓ／ｃｍ2であることが望ましい。Ｎｉ添加を行った後に非晶質シリコン膜を５００〜６００℃にて熱結晶化する。必要であれば、レーザーアニールを加えても良い。
【実施例１】
【００２８】
本発明の実施例を図５〜図１０により説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００２９】
基板５００は、ガラス基板、石英基板、セラミック基板等を用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度で使用可能な耐熱性を有するプラスチック基板を用いることも可能である。
【００３０】
次いで、図５（Ａ）に示すように、基板５００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５０１と下地膜５０１上に非晶質半導体膜５０２を連続形成する。本実施例では下地膜５０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜５０１の一層目としては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ及びＨ2を反応ガスとして成膜される酸化窒化シリコン膜５０１ａを５０〜１００ｎｍ形成する。次いで、下地膜５０１のニ層目としては、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜５０１ｂを１００〜１５０ｎｍの厚さに積層形成する。また、非晶質半導体膜として、ＳｉＨ4ガス及びＨ2ガスを用いて、非晶質シリコン膜５０２を３０〜６０ｎｍの厚さで形成する。勿論、非晶質半導体膜の材料に限定はなく、他にシリコンゲルマニウム合金でも良い。
【００３１】
ここで、下地膜５０１及び非晶質半導体膜５０２の連続形成を行う成膜室は、成膜前に、ＮＦ3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜５０１ａ、酸化窒化シリコン膜ｂ及び非晶質シリコン膜の順で１μｍ以上、好ましくは３μｍ以上のコーティングを行っている事を追記しておく。
【００３２】
次いで、非晶質半導体膜５０２にＮｉ等の触媒元素をプラズマ法により添加した後、５００℃にて１時間の脱水素化、続けて５５０℃にて４時間の熱結晶化を行い、更に結晶化を改善するためのレーザー処理を行って結晶質半導体膜５０３形成する。そして、この結晶質半導体膜にフォトリソグラフィ法を用いたパターニング処理を行い、島状半導体層５０４〜５０８を形成する。
【００３３】
また、ここで形成した結晶質半導体膜に、ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素を添加してもよい。半導体に対してｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）
、ガリウム（Ｇａ）など周期律第１３族元素が知られている。
【００３４】
また、レーザー処理は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーは、レーザー発振器から放出されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いる。結晶化の条件は、実施者が適宜選択すればよい。
【００３５】
次いで、島状半導体層５０４〜５０８を覆うゲート絶縁膜５０９を形成する。
ゲート絶縁膜５０９は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００３６】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして形成される酸化シリコン膜は、形成後４００〜５００℃の加熱処理によりゲート絶縁膜として良好な特性を得ることができる。
【００３７】
次いで、ゲート絶縁膜５０９上に膜厚２０〜１００ｎｍの第１の導電膜（ＴａＮ）５１０と、膜厚１００〜４００ｎｍの第２の導電膜（Ｗ）５１１とを積層形成する。ゲート導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００３８】
次に、フォトリソグラフィ法を用いてレジストからなるマスク５１２〜５１７を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００３９】
この後、レジストからなるマスク５１２〜５１７を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００４０】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５１９〜５２４（第１の導電層５１９ａ〜５２４ａと第２の導電層５１９ｂ〜５２４ｂ）を形成する。５１８はゲート絶縁膜であり、第１の形状の導電層５１９〜５２４で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００４１】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図６（Ｂ））。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、導電層５１９〜５２４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５２７〜５３１が形成される。第１の不純物領域５２７〜５３１には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４２】
次に、レジストからなるマスクを除去せずに図６（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜をエッチングする。こうして、上記第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層５３１〜５３６を形成する。
【００４３】
Ｗ膜やＴａＮ膜に対するＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａＮ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａＮはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａＮはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａＮの表面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と反応しないため、さらにＴａＮ膜のエッチング速度は低下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａＮ膜よりも大きくすることが可能となる。
【００４４】
次いで、レジストからなるマスクを除去せずに図６（Ｃ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、３．５×１０12ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図６（Ｂ）で形成された第１の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５３１〜５３５を不純物元素に対するマスクとして用い、第２の導電層５３１ａ〜５３５ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００４５】
こうして、第２の導電層５３１ａ〜５３５ａと重なる第２の不純物領域５３７〜５４１と、第１の不純物領域５２７〜５３１とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19ａｔｏｍｓ／ｃｍ3の濃度となるようにする。
【００４６】
次いで、レジストからなるマスクを除去せずに図７（Ａ）に示すようにゲート絶縁膜のエッチングを行う。ゲート絶縁膜エッチング中に第２の導電層５３１ａ〜５３６ａも同時にエッチングされ、第３の形状の導電層５４２〜５４７が形成される。これにより、第２の不純物領域を、第２の導電層５４２ａ〜５４６ａと重なる領域５３７ｂ〜５４１ｂと重ならない領域５３７ａ〜５４１ａに区別することができる。
【００４７】
そして、レジストからなるマスクを除去した後、新たにレジストからなるマスク５５３〜５５５を形成して図７（Ｂ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第４の不純物領域５５６〜５６１を形成する。第３の形状の導電層５４３、５４６を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に第４の不純物領域を形成する。本実施例では、不純物領域５５６〜５６１はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５５３〜５５５で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域５５６〜５６１にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域及びドレイン領域として機能するために何ら問題は生じない。
【００４８】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。半導体層と重なる第３の形状の導電層５４２〜５４６がゲート電極として機能する。また、５４７はソース配線、５４６は保持容量を形成するための第２の電極として機能する。
【００４９】
次いで、レジストからなるマスク５５３〜５５５を除去し、全面を覆う第１の層間絶縁膜５６２を形成する。この第１の層間絶縁膜５６２としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成する。勿論、第１の層間絶縁膜５６２は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５０】
次いで、図８（Ａ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いて加熱処理を行う。加熱処理における雰囲気は、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、このような加熱処理の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００５１】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域５４８、５５０、５５１、５５６、５５９にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００５２】
また、第１の層間絶縁膜５６２を形成する前に活性化処理を行っても良い。ただし、５４２〜５４７に用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化シリコン膜）を形成した後で活性化処理を行うことが好ましい。
【００５３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
【００５４】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００５５】
次いで、第１の層間絶縁膜５６２上に有機絶縁物材料から成る第２の層間絶縁膜５６３を形成する。次いで、ソース配線５４７に達するコンタクトホールと各不純物領域５４８、５５０、５５１、５５６、５５９に達するコンタクトホールを形成するためのパターニングを行う。
【００５６】
そして、駆動回路７０６において、第１の不純物領域または第４の不純物領域とそれぞれ電気的に接続する配線５６４〜５６９を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００５７】
また、画素部７０７においては、画素電極５７２、ゲート導電膜５７１、接続電極５７０を形成する（図８（Ｂ））。この接続電極５７０によりソース配線５４７は、画素ＴＦＴ７０４と電気的な接続が形成される。また、ゲート導電膜５７１は、第１の電極（第３の形状の導電層５４５）と電気的な接続が形成される。また、画素電極５７２は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。また、画素電極５７２としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等、反射性の優れた材料を用いることが望ましい。
【００５８】
以上の様にして、ｎチャネル型ＴＦＴ７０１、ｐチャネル型ＴＦＴ７０２、ｎチャネル型ＴＦＴ７０３を有する駆動回路７０６と、画素ＴＦＴ７０４、保持容量７０５とを有する画素部７０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００５９】
駆動回路７０６のｎチャネル型ＴＦＴ７０１はチャネル形成領域５７３、ゲート電極を形成する第３の形状の導電層５４２と重なる第３の不純物領域５３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５４８を有している。ｐチャネル型ＴＦＴ７０２にはチャネル形成領域５７４、ゲート電極を形成する第３の形状の導電層５４３と重なる第４の不純物領域５５８、ゲート電極の外側に形成される第４の不純物領域５５７、ソース領域またはドレイン領域として機能する第４の不純物領域５５６を有している。ｎチャネル型ＴＦＴ７０３にはチャネル形成領域５７５、ゲート電極を形成する第３の形状の導電層５４４と重なる第３の不純物領域５３９ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３９ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５５０を有している。
【００６０】
画素部の画素ＴＦＴ７０４にはチャネル形成領域５７６、ゲート電極を形成する第３の形状の導電層５４５と重なる第３の不純物領域５４０ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５４０ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５５１を有している。また、保持容量７０５の一方の電極として機能する半導体層５５９〜５６１には第４の不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量７０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２の電極５４６と、半導体層５５９〜５６１とで形成している。
【００６１】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図５〜図９に対応する部分には同じ符号を用いている。図９中の鎖線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００６２】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす第１の電極５４５とゲート導電膜５７１とを異なる層に形成し、ゲート導電膜５７１で半導体層を遮光することを特徴としている。
【００６３】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【００６４】
また、本実施例の画素電極の表面を公知の方法、例えばサンドブラスト法やエッチング法等により凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが望ましい。
【００６５】
上述の画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。
【００６６】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（半導体層パターンマスク、第１配線パターンマスク（第１の電極５４５、第２の電極５４６、ソース配線５４７を含む）、ｐ型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（画素電極５７２、接続電極５７０、ゲート導電膜５７１を含む））とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００６７】
図１０には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第２の層間膜形成までは、上記の反射型のものと同じである。画素部７１０の第２の層間膜上に透明導電膜を形成する。そして、透明導電膜層５８０を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００６８】
そして、駆動回路７０６において第１の不純物領域又は第４の不純物領域とそれぞれで電気的に接続する配線５６４〜５６９を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金（ＡｌとＴｉとの合金膜）
との積層膜をパターニングして形成する。また、画素部７１０においては、画素電極５８１、５８２、ゲート導電膜５７１、接続電極５７０を形成する。このようにして、画素ＴＦＴ７０８と保持容量７０９からなる画素部７１０が形成される。以上のように、マスク枚数を１枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。
【実施例２】
【００６９】
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図１１を用いる。
【００７０】
まず、実施例１に従い、図８（Ｂ）の状態のアクティブマトリクス基板を作製した後、図８（Ｂ）のアクティブマトリクス基板上に配向膜６０１を形成しラビング処理を行う。なお、本実施例では配向膜６０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ６０６を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【００７１】
次いで、対向基板６０３上に着色層６０４、６０５、平坦化膜６０７を形成する。赤色の着色層６０４と青色の着色層６０５とを一部重ねて、第２遮光部を形成する。なお、図１１では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて、第１遮光部を形成する。
【００７２】
次いで、対向電極６１０を画素部に形成し、対向基板の全面に配向膜６０８を形成し、ラビング処理を施した。
【００７３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤６０２で貼り合わせる。シール剤６０２にはフィラーが混入されていて、このフィラーと柱状スペーサ６０６によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
このようにして図１１に示すアクティブマトリクス型液晶表示装置が完成する。
【００７４】
本実施例では、実施例１に示す基板を用いている。従って、実施例１の画素部の上面図を示す図９では、少なくともゲート配線５７１と画素電極５７２、５７９の間隙と、ゲート配線５７１と接続電極５７０の間隙と、接続電極５７０と画素電極５７２の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に第１遮光部と第２遮光部が重なるように対向基板を貼り合わせた。
【実施例３】
【００７５】
本実施例では同一基板上に画素部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図１２〜１４を用いて説明する。
【００７６】
まず、図１２（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板１２０１上に、好適には、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）から選ばれた一種または複数種を成分とする導電膜からゲート電極１２０２〜１２０４、ソース配線１２０６、１２０７、画素部の保持容量を形成するための容量配線１２０５を形成する。例えば、低抵抗化と耐熱性の観点からはＭｏとＷの合金は適している。また、アルミニウムを用い、表面を酸化処理してゲート電極を形成しても良い。
【００７７】
第１のフォトマスクにより作製されるゲート電極は、その厚さを２００〜４００ｎｍ、好ましくは２５０ｎｍの厚さで形成し、その上層に形成する被膜の被覆性（ステップカバレージ）を向上させるために、端部をテーパー形状となるように形成する。テーパー部の角度は５〜３０°、好ましくは１５〜２５°で形成する。テーパー部はドライエッチング法で形成され、エッチングガスと基板側に印加するバイアス電圧により、その角度を制御する。
【００７８】
次いで、図１２（Ｂ）で示すように、ゲート電極１２０２〜１２０４、ソース配線１２０６、１２０７、画素部の保持容量を形成するための容量配線１２０５を覆う第１の絶縁層１２０８と第１の絶縁層１２０８上に非晶質半導体膜１２０９を連続形成する。本実施例では第１の絶縁層１２０８として２層構造を用いるが、酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜の単層膜または２層以上積層させた構造を用いても良い。第１の絶縁層１２０８の一層目としては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ及びＨ2を反応ガスとして成膜される酸化窒化シリコン膜１２０８ａを５０〜１００ｎｍ形成する。次いで、第１の絶縁層１２０８のニ層目としては、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１２０８ｂを１００〜１５０ｎｍの厚さに積層形成する。また、非晶質半導体膜１２０９は、３０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金等で形成すると良い。本実施例では、ＳｉＨ4ガス及びＨ2ガスを用いて、非晶質シリコン膜１２０９を形成する。
【００７９】
ここで、下地膜５０１及び非晶質半導体膜５０２の連続形成を行う成膜室は、成膜前に、ＮＦ3ガスによるクリーニングを行った後、下地膜である酸化窒化シリコン膜５０１ａ、酸化窒化シリコン膜５０１ｂ及び非晶質シリコン膜の順で１μｍ以上、好ましくは３μｍ以上のコーティングを行っている事を追記しておく。
【００８０】
第１の絶縁層１２０８は、その上層に半導体層を形成して、ゲート絶縁膜として用いるものであるが、基板１２０１からアルカリ金属などの不純物が半導体層に拡散するのを防ぐブロッキング層としての機能も有している。
【００８１】
次いで、形成した非晶質半導体膜を公知の結晶化技術により結晶化する。結晶質半導体膜を得る方法は、実施例１を参考にすれば良い。
【００８２】
得られた結晶質半導体膜は、第２のフォトマスクを用いて所定のパターンに形成する。図１２（Ｃ）は島状に形成された半導体層１２１０〜１２１３を示す。
半導体層１２１０〜１２１２は、ゲート電極１２０２、１２０４と一部が重なるように形成する。
【００８３】
その後、島状半導体層１２１０〜１２１３上に酸化シリコンまたは窒化シリコンから成る絶縁膜を１００〜２００ｎｍの厚さに形成する。図１２（Ｄ）は、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第３の絶縁層１２１４〜１２１８を島状半導体層１２１０〜１２１２上に形成する。
【００８４】
そして、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するための第１のドーピング工程を行う。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。ｎ型の不純物（ドナー）としてリン（Ｐ）を添加し、第３の絶縁層１２１５〜１２１８をマスクとして形成される第１の不純物領域１２１９〜１２２２を形成する。この領域のドナー濃度は１×１０16〜２×１０17／ｃｍ3の濃度とする。
【００８５】
第２のドーピング工程は、ｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成する工程であり、図１３（Ａ）で示すように第３のフォトマスクを用いて、レジストによるマスク１２２３〜１２２５を形成する。マスク１２２４、１２２５は、ｎチャネル型ＴＦＴのＬＤＤ領域を覆って形成され、第２の不純物領域１２２６〜１２２８には、１×１０20〜１×１０21／ｃｍ3の濃度範囲でドナー不純物を添加する。
【００８６】
この第２のドーピング工程に前後して、マスク１２２３〜１２２５が形成された状態でフッ酸によるエッチング処理を行い、第３の絶縁層１２１４、１２１８を除去しておくと好ましい。
【００８７】
ｐチャネル型ＴＦＴのソース領域及びドレイン領域は、図１３（Ｂ）に示すように第３のドーピング処理により行い、イオンドープ法やイオン注入法でｐ型の不純物（アクセプタ）を添加して第３の不純物領域１２３０、１２３１を形成する。この領域のｐ型の不純物濃度は２×１０20〜２×１０21／ｃｍ3となるようにする。この工程において、半導体層１２１３にもｐ型の不純物を添加しておく。
【００８８】
次に、図１３（Ｃ）に示すように、半導体層上に第２の絶縁層を形成する。好適には、第２の絶縁層を複数の絶縁膜で形成する。半導体層上に形成する第２の絶縁層の第１層目１２３２は水素を含有する窒化シリコン膜または窒化酸化シリコン膜から成る無機絶縁物で５０〜２００ｎｍの厚さに形成する。その後、それぞれの半導体層に添加された不純物を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理により行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。加熱処理をする場合は窒素雰囲気中で４００〜６００℃、代表的には４５０〜５００℃で、１〜４時間の熱処理を行う。
【００８９】
この熱処理により、不純物元素の活性化と同時に第２の絶縁層の第１層目１２３２の窒化シリコン膜または窒化酸化シリコン膜の水素が放出され、半導体層の水素化を行うことができる。この工程は水素により半導体層のダングリングボンドを終端する工程である。水素化をより効率よく行う手段として、第２の絶縁層の第１層１２３２を形成する前にプラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９０】
図１４（Ａ）で示す第２の絶縁層の第２層目１２３３は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００９１】
次いで、第５のフォトマスクを用いてコンタクトホールを形成する。そして、第６のフォトマスクを用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、駆動回路１３０５において接続電極１２３４及びソースまたはドレイン配線１２３５〜１２３７を形成する。また、画素部１３０６において、画素電極１２４０、ゲート配線１２３９、接続電極１２３８を形成する。
【００９２】
こうして、同一の基板上にｐチャネル型ＴＦＴ１３０１とｎチャネル型ＴＦＴ１３０２を有する駆動回路１３０５と、画素ＴＦＴ１３０３と保持容量１３０４を有する画素部１３０６が形成される。駆動回路１３０５のｐチャネル型ＴＦＴ１３０１には、チャネル形成領域１３０７、第３の不純物領域から成るソースまたはドレイン領域１３０８が形成されている。ｎチャネル型ＴＦＴ１３０２には、チャネル形成領域１３０９、第１の不純物領域から成るＬＤＤ領域１３１０、第２の不純物領域から成るソースまたはドレイン領域１３１１が形成されている。画素部１３０６の画素ＴＦＴ１３０３は、マルチゲート構造であり、チャネル形成領域１３１２、ＬＤＤ領域１３１３、ソースまたはドレイン領域１３１４、１３１６が形成される。ＬＤＤ領域の間に位置する第２の不純物領域１３１５は、オフ電流を低減するために有用である。保持容量１３０４は、容量配線１２０５と半導体層１２１３とその間に形成される第１の絶縁層とから形成されている。
【００９３】
画素部１３０６においては、接続電極１２３８によりソース配線１２０７は、画素ＴＦＴ１３０３のソースまたはドレイン領域１３１４と電気的な接続が形成される。また、ゲート配線１２３９は、第１の電極と電気的な接続が形成される。また、画素電極１２４０は、画素ＴＦＴ１３０３のソースまたはドレイン領域１３１６及び保持容量１３０４の半導体層１２１３と接続している。
【００９４】
図１４（Ｂ）はゲート電極１２０４とゲート配線１２３９のコンタクト部を説明する図である。ゲート電極１２０４は隣接する画素の保持容量の一方の電極を兼ね、画素電極１２４５と接続する半導体層１２４４と重なる部分で容量を形成している。また、図１４（Ｃ）はソース配線１２０７と画素電極１２４０及び隣接する画素電極１２４６との配置関係を示し、画素電極の端部をソース配線１２０７上に設け、重なり部を形成することにより、迷光を遮り遮光性を高めている。尚、本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００９５】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【００９６】
図１４に示した画素構造は、反射型の液晶表示装置に適したのものであるが、実施例１と同様に、透明導電膜を用いることで、透過型の液晶表示装置に適した画素構造を持つものも作製できる。
【実施例４】
【００９７】
本実施例では、実施例１及び３で作製したアクティブマトリクス基板で、ＥＬ表示装置を作製する例について説明する。図１５（Ａ）はそのＥＬ表示パネルの上面図を示す。図１５（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９８】
図１５（Ａ）のＡ−Ａ'線に対応する断面図を図１５（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９９】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。
【０１００】
また、図１５（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ２２（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
【０１０１】
実施例１及び３で作製したアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料からなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１０２】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１０３】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１０４】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０５】
そして陰極３０は、３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８１が形成され、この部分の接着強度を高めている。
【０１０６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０７】
また、配線１６はシール材１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０８】
ここで画素部のさらに詳細な断面構造を図１６に、上面構造を図１７に示す。
図１６（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図８（Ｂ）の画素ＴＦＴ７０４と同じ構造で形成する。本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０９】
また、電流制御用ＴＦＴ２４０３は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。また、電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１１０】
本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１１１】
また、図１７に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１１２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。
【０１１３】
４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などのπ共役ポリマー系材料を用いる。
【０１１４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１５】
図１６（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８のｐチャネル型ＴＦＴ７０２と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。
【０１１６】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【実施例５】
【０１１７】
本発明を実施して作製されたＴＦＴは様々な電気光学装置（代表的にはアクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明を実施できる。
【０１１８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０１１９】
図１８（Ａ）はパーソナルコンピュータであり、本体１８０１、画像入力部１８０２、表示部１８０３、キーボード１８０４等を含む。本発明を画像入力部１８０２、表示部１８０３やその他の駆動回路に適用することができる。
【０１２０】
図１８（Ｂ）はビデオカメラであり、本体１８０５、表示部１８０６、音声入力部１８０７、操作スイッチ１８０８、バッテリー１８０９、受像部１８１０等を含む。本発明を表示部１８０６やその他の駆動回路に適用することができる。
【０１２１】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体１８１１、カメラ部１８１２、受像部１８１３、操作スイッチ１８１４、表示部１８１５等を含む。本発明は表示部１８１５やその他の駆動回路に適用できる。
【０１２２】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体１８１６、表示部１８１７、アーム部１８１８等を含む。本発明は表示部１８１７やその他の駆動回路に適用することができる。
【０１２３】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１８１９、表示部１８２０、スピーカ部１８２１、記録媒体１８２２、操作スイッチ１８２３等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１８２０やその他の駆動回路に適用することができる。
【０１２４】
図１８（Ｆ）はデジタルカメラであり、本体１８２４、表示部１８２５、接眼部１８２６、操作スイッチ１８２７、受像部（図示しない）等を含む。本発明を表示部１８２５やその他の駆動回路に適用することができる。
【０１２５】
図１９（Ａ）はフロント型プロジェクターであり、投射装置１９０１、スクリーン１９０２等を含む。本発明は投射装置１９０１の一部を構成する液晶表示装置１９１４やその他の駆動回路に適用することができる。
【０１２６】
図１９（Ｂ）はリア型プロジェクターであり、本体１９０３、投射装置１９０４、ミラー１９０５、スクリーン１９０６等を含む。本発明は投射装置１９０４の一部を構成する液晶表示装置１９１４やその他の駆動回路に適用することができる。
【０１２７】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置１９０１、１９０４の構造の一例を示した図である。投射装置１９０１、１９０４は、光源光学系１９０７、ミラー１９０８、１９１０〜１９１２、ダイクロイックミラー１９０９、プリズム１９１３、液晶表示装置１９１４、位相差板１９１５、投射光学系１９１６で構成される。投射光学系１９１６は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２８】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系１９０７の構造の一例を示した図である。本実施例では、光源光学系１９０７は、リフレクター１９１８、光源１９１９、レンズアレイ１９２０、１９２１、偏光変換素子１９２２、集光レンズ１９２３で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１２９】
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。
【０１３０】
図２０（Ａ）は携帯電話であり、表示用パネル２００１、操作用パネル２００２、接続部２００３、センサー内蔵ディスプレイ２００４、音声出力部２００５、操作キー２００６、電源スイッチ２００７、音声入力部２００８、アンテナ２００９等を含む。本発明をセンサー内蔵ディスプレイ２００４、音声出力部２００５、音声入力部２００８やその他の駆動回路に適用することができる。
【０１３１】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体２０１１、表示部２０１２、記憶媒体２０１３、操作スイッチ２０１４、アンテナ２０１５等を含む。本発明は表示部２０１２、記憶媒体２０１３やその他の駆動回路に適用することができる。
【０１３２】
図２０（Ｃ）はディスプレイであり、本体２０１６、支持台２０１７、表示部２０１８等を含む。本発明は表示部２０１８に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１３３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【符号の説明】
【０１３４】
１００、５００ 基板
１０１ａ、５０１ａ 下地酸化窒化シリコン膜（Ａ）
１０１ｂ、５０１ｂ 下地酸化窒化シリコン膜（Ｂ）
１０２、５０２ 非晶質シリコン膜
２０１ ロードロック室
２０２ 搬送室
２０４ａ、２０４ｂ 成膜室
５０３ 結晶質シリコン膜
【特許請求の範囲】
【請求項１】
成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、
前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜を前記絶縁膜に接して形成する第２の工程と、を有し、
前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法。
【請求項２】
成膜室の内部をフッ素化合物系ガスによりクリーニングを行い、前記成膜室の内部にコーティング膜を成膜した後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、
前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜を前記絶縁膜に接して形成する第２の工程と、を有し、
前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記コーティング膜は、酸化シリコン、窒化シリコン、酸化窒化シリコン、及びシリコンから選ばれた一種又は複数種を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第２の工程における前記シランガスの流量と前記水素の流量との比は、１：２〜１：２０であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記フッ素化合物系ガスは、ＣｌＦ３又はＮＦ３を有することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記絶縁膜は、少なくとも２つの層を有することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記非晶質シリコン膜の形成時の前記成膜室内の圧力は、１３Ｐａ以上１６０Ｐａ以下であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記非晶質シリコン膜の形成時の前記成膜室内の温度は、３００℃以上４００℃以下であることを特徴とする半導体装置の作製方法。
【請求項９】
基板上の絶縁膜と、
前記絶縁膜上に接して設けられた、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜と、を有する半導体装置。
【請求項１】
成膜室の内部をフッ素化合物系ガスによりクリーニングを行った後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、
前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜を前記絶縁膜に接して形成する第２の工程と、を有し、
前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法。
【請求項２】
成膜室の内部をフッ素化合物系ガスによりクリーニングを行い、前記成膜室の内部にコーティング膜を成膜した後、前記成膜室にて基板上に絶縁膜を形成する第１の工程と、
前記成膜室に水素で希釈したシランガスを導入しプラズマを発生させて、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜を前記絶縁膜に接して形成する第２の工程と、を有し、
前記第１の工程の後、大気に触れることなく前記第２の工程が行われることを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記コーティング膜は、酸化シリコン、窒化シリコン、酸化窒化シリコン、及びシリコンから選ばれた一種又は複数種を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第２の工程における前記シランガスの流量と前記水素の流量との比は、１：２〜１：２０であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記フッ素化合物系ガスは、ＣｌＦ３又はＮＦ３を有することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記絶縁膜は、少なくとも２つの層を有することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記非晶質シリコン膜の形成時の前記成膜室内の圧力は、１３Ｐａ以上１６０Ｐａ以下であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記非晶質シリコン膜の形成時の前記成膜室内の温度は、３００℃以上４００℃以下であることを特徴とする半導体装置の作製方法。
【請求項９】
基板上の絶縁膜と、
前記絶縁膜上に接して設けられた、フッ素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下である非晶質シリコン膜と、を有する半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−８９８５４（Ｐ２０１２−８９８５４Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−２４６３７１（Ｐ２０１１−２４６３７１）
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【分割の表示】特願２００１−２０９５２７（Ｐ２００１−２０９５２７）の分割
【原出願日】平成１３年７月１０日（２００１．７．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【分割の表示】特願２００１−２０９５２７（Ｐ２００１−２０９５２７）の分割
【原出願日】平成１３年７月１０日（２００１．７．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]