ＳＯＩ基板の製造方法及び半導体装置の作製方法
【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。さらに、研磨処理によって半導体層表面を研磨し、平坦化することができる。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【解決手段】半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。さらに、研磨処理によって半導体層表面を研磨し、平坦化することができる。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁表面に半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板の製造方法及びＳＯＩ構造を有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照。）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層を接合する。さらにシリコン層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理にシリコン層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃で熱処理を行って接合強度を高める必要があるとされている。
【０００４】
一方、高耐熱性ガラスなどの絶縁基板にシリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照。）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られるシリコン層を当該絶縁性シリコン膜上に固着する構成を有している。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開平１１−１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
また、脆化層を形成するために行うイオン照射工程において、シリコン層は照射されるイオンによりダメージを受けてしまう。上記シリコン層と支持基板との接合強度を高める熱処理において、イオン照射工程によるシリコン層へのダメージの回復も行っている。
【０００６】
しかし、支持基板にガラス基板など耐熱温度が低い基板を用いる場合、１０００℃以上の熱処理を行うことができず、上記イオン照射工程によるシリコン層のダメージに対して十分に回復を行うことができなかった。
【０００７】
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【課題を解決するための手段】
【０００８】
ＳＯＩ基板の作製において、半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。
【０００９】
電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。電磁波の照射処理を用いるため、支持基板の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板を支持基板に用いることが可能になる。よって、半導体層へのイオン照射工程によるダメージを十分回復させることができる。
【００１０】
さらに、研磨処理によって半導体層表面を研磨し、平坦化することができる。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００１１】
また、電磁波を照射する前にも半導体層表面に研磨処理を行ってもよい。研磨処理により、半導体層表面の平坦化と半導体層の膜厚の制御をすることができる。半導体層表面を平坦化することによって、電磁波の照射工程において半導体層の熱容量を均一化でき、均一な加熱冷却過程、又は溶融及び凝固過程を経ることによって、一様な結晶を形成することができる。また、半導体層の膜厚を、電磁波のエネルギーを吸収する適切な値にすることによって、効率よく半導体層にエネルギーを与えることができる。さらに、半導体層表面は結晶欠陥が多いため、結晶欠陥の多い表面を除去することによって、電磁波照射後の半導体層中の結晶欠陥を低減することができる。
【００１２】
電磁波照射前の半導体層の平坦化と膜厚の制御は、研磨処理のかわりにエッチング処理によって行ってもよい。なお、本明細書において、研磨処理を複数行う場合、電磁波照射前の研磨処理を第１の研磨処理、電磁波照射後の研磨処理を第２の研磨処理という。
【００１３】
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。
【００１４】
電磁波は半導体層に高いエネルギーを与えられるものであればよい。好適には、レーザ光を用いることができる。また、ランプ光などの強光を用いてもよい。ランプ光を用いてＲＴＡ法より短時間の１秒以下の熱処理方法、例えば、スパイクアニール、フラッシュアニールを行うことができる。このスパイクアニール処理は、加熱ランプの高熱出力により基板を急速に（急峻に）加熱し、所定の温度に達した後、直ちに加熱を停止して基板を急速に冷却する方法である。電磁波の波長は１９０ｎｍ〜６００ｎｍとすればよい。
【００１５】
支持基板に、半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜を形成し、接合面を有する（接合を形成する）絶縁層（接合層ともいう）として用いることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：化学式（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。すなわち、支持基板に半導体層を接合する構造において、平滑面を有し親水性表面を形成する層を接合面として設ける。
【００１６】
なお、本明細書における化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含むものとする。
【００１７】
また、接合面を有する絶縁層となる酸化シリコン膜は、モノシラン、ジシラン、又はトリシランを原料ガスに用いて化学気相成長法により形成することもできる。また、接合面を有する絶縁層となる酸化シリコン膜は熱酸化膜でもよく、塩素を含んでいると好適である。
【００１８】
支持基板に接合される半導体層は、半導体基板に形成された脆化層にて劈開し剥離することにより得られる。脆化層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成することができる。この場合、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。
【００１９】
支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
【００２０】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２１】
また、半導体基板と接合面を有する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、半導体基板に脆化層が形成される前に半導体基板上に形成することができる。また、半導体基板に脆化層を形成した後に半導体基板上に形成してもよい。
【００２２】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２３】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２４】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面に第１の研磨処理を行い、第１の研磨処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に第２の研磨処理を行う。
【００２５】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面に第１の研磨処理を行い、第１の研磨処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に第２の研磨処理を行う。
【００２６】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面にエッチング処理を行い、エッチング処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２７】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面にエッチング処理を行い、エッチング処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２８】
上記ＳＯＩ基板の製造方法において形成する半導体層を用いて半導体素子を形成することができ、該半導体素子と電気的に接続する表示素子を形成することができる。
【００２９】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【００３０】
本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
【００３１】
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。
【発明の効果】
【００３２】
電磁波の照射と研磨処理によって、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００３３】
そのようなＳＯＩ基板に設けられた半導体層を用いて、高性能及び高信頼性な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３５】
（実施の形態１）
本発明の半導体装置の製造方法について、図１乃至図４を参照して説明する。
【００３６】
本実施の形態では、半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。半導体基板として単結晶半導体基板を適用し、支持基板上に分離、接合される半導体層として単結晶半導体層を形成するのが好ましい。
【００３７】
まず、絶縁表面を有する基板である支持基板上に、半導体基板より半導体層を設ける方法を図３（Ａ）乃至（Ｄ）及び図４（Ａ）乃至（Ｃ）を用いて説明する。
【００３８】
図３（Ａ）に示す半導体基板１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに照射し、脆化層１１０を形成する。イオンの照射は支持基板に転置する半導体層の厚さを考慮して行われる。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板１０８に照射されるようにする。
【００３９】
半導体基板１０８として、シリコン基板やゲルマニウム基板などの半導体基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板を適用する。半導体基板１０８は単結晶半導体基板を適用するのが好ましいが、多結晶半導体基板を適用してもよい。支持基板上に得られる半導体層は母体となる半導体基板を選択することによって決定することができる。
【００４０】
本実施の形態は、半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン照射し、その後熱処理を行って表層の半導体層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
【００４１】
例えば、半導体基板１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して半導体基板１０８表面を清浄化する。
【００４２】
脆化層１１０は、イオンをイオンドーピング法やイオン注入法によって照射すればよい。脆化層１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素としてフッ素イオンを照射する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に照射する方式をいう。
【００４３】
単結晶シリコン基板にフッ素イオンのようなハロゲンイオンをイオン照射法で照射した場合、照射されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆化層に形成された微小な空洞の体積変化が起こり、脆化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。半導体基板から薄い半導体層を剥離するために形成する脆化層は、脆化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
【００４４】
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと照射効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【００４５】
脆化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００４６】
例えば、半導体基板１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、半導体基板１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
【００４７】
また、半導体基板１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００４８】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【００４９】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は半導体基板１０８と形成される酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、半導体基板１０８と酸化膜との界面が不活性化されて電気的特性が安定化する。
【００５０】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１０８の汚染を防止する保護層としての機能を発現させることができる。
【００５１】
脆化層１１０を形成する際、加速電圧と全イオン数は、半導体基板上に堆積した膜の厚さと、目的とする半導体基板より分離して支持基板上に転置される半導体層の膜厚と、照射するイオン種によって調整することができる。
【００５２】
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを照射して脆化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを照射し脆化層を形成した場合、目的とする半導体基板より分離して支持基板上に転置される半導体層として、膜厚の薄い半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２＋、Ｈ３＋イオン）の割合にもよるが、上記条件で脆化層を形成するとし、保護層として半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、支持基板に転置される半導体層の膜厚は約１２０ｎｍとなり、半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、支持基板に転置される半導体層の膜厚は約７０ｎｍとなる。
【００５３】
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で照射し脆化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして照射することができる。また、水素を原料ガスとするとＨ３＋イオンやＨ２＋イオンを主なイオンとして照射することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
【００５４】
脆化層形成の例としては、半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し半導体基板に脆化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆化層形成の他の例としては、半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し半導体基板に脆化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
【００５５】
支持基板１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を適用する場合、ガラス基板中にナトリウムなどのアルカリ金属が微量に含まれており、この微量の不純物によってトランジスタなど半導体素子の特性に悪影響を及ぼす恐れがある。このような不純物に対して、窒化酸化シリコン膜は支持基板１０１に含まれる金属不純物が半導体基板側に拡散するのを防止する効果がある。なお、窒化酸化シリコン膜の代わりに、窒化シリコン膜を形成してもよい。半導体基板と窒化酸化シリコン膜との間に酸化窒化シリコン膜や酸化シリコン膜などの応力緩和層を設けるとよい。窒化酸化シリコン膜と酸化窒化シリコン膜の積層構造を設けることで、半導体基板への不純物拡散を防止しつつ、応力歪みを緩和する構成とすることもできる。
【００５６】
次に、図３（Ｂ）で示すように支持基板と接合を形成する面に絶縁層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から単結晶若しくは多結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００５７】
絶縁層１０４は平滑面を有し親水性表面を形成する。この絶縁層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。また、絶縁層１０４として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン層を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。化学気相成長法による成膜では、半導体基板１０８に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。なお、化学気相成長法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
【００５８】
その他、絶縁層１０４として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層１０４として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層１０４を形成してもよい。
【００５９】
上記平滑面を有し親水性表面を形成する絶縁層１０４は５ｎｍ〜５００ｎｍ、望ましくは１０ｎｍ〜２００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する支持基板との歪みを緩和することができる。絶縁層１０４の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｃｍ２、又は１０μｍ２である。
【００６０】
支持基板１０１にも絶縁層１０４と同様の酸化シリコン膜を設けておいても良い。すなわち、支持基板１０１に半導体層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層１０４設けることで強固な接合を形成することができる。
【００６１】
図３（Ｃ）は支持基板１０１と半導体基板１０８の絶縁層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。支持基板１０１と半導体基板１０８の絶縁層１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
【００６２】
支持基板１０１と絶縁層１０４を対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１０１上と絶縁層１０４間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、支持基板と半導体基板とを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
【００６３】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【００６４】
また、支持基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
【００６５】
図３（Ｄ）において、支持基板１０１と半導体基板１０８を貼り合わせた後、加熱処理を行い脆化層１１０を劈開面として半導体基板１０８を支持基板１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆化層１１０に形成された微小な空洞の体積変化が起こり、脆化層１１０に沿って劈開することが可能となる。絶縁層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の半導体層１０２が残存することとなる。
【００６６】
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
【００６７】
４００℃〜７００℃の温度域での熱処理により、絶縁層と支持基板との接合は水素結合から共有結合に移行し、脆化層に添加された元素が析出し圧力が上昇し、半導体基板より半導体層を剥離することができる。熱処理を行った後は支持基板と半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び半導体基板の両基板を離すことができる。
【００６８】
なお、図１乃至図４においては、半導体基板１０８が支持基板１０１より小さいサイズの例を示すが、本発明はそれに限定されず、半導体基板１０８と支持基板１０１が同じサイズであってもよいし、半導体基板１０８が支持基板１０１より大きいサイズであってもよい。
【００６９】
図４は支持基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図４（Ａ）は保護層１２１として酸化シリコン膜が形成された半導体基板１０８に電界で加速されたイオンを所定の深さに照射し、脆化層１１０を形成する工程を示している。イオンの照射は図３（Ａ）の場合と同様である。半導体基板１０８の表面に保護層１２１を形成しておくことでイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１２１によって、半導体基板１０８から形成される半導体層１０２に対する不純物の拡散防止効果を発現する。
【００７０】
図４（Ｂ）は、ブロッキング層１０９及び絶縁層１０４が形成された支持基板１０１と半導体基板１０８の保護層１２１が形成された面を密着させて接合を形成する工程を示している。支持基板１０１上の絶縁層１０４と半導体基板１０８の保護層１２１を密着させることにより接合が形成される。
【００７１】
その後、図４（Ｃ）で示すように半導体基板１０８を剥離する。単結晶半導体層を剥離する熱処理は図３（Ｄ）の場合と同様にして行う。接合剥離工程における加熱処理の温度は、支持基板１０１にあらかじめ行われた加熱処理以下とする。このようにして図４（Ｃ）で示す半導体基板を得ることができる。
【００７２】
支持基板１０１としては、絶縁性を有する基板、絶縁表面を有する基板を用いることができ、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができる。また、石英基板、セラミック基板、サファイヤ基板、表面が絶縁層で被覆された金属基板などが適用可能である。
【００７３】
以上の工程により、図１（Ａ）に示すように、絶縁表面を有する基板である支持基板１０１の上に絶縁層１０４が設けられ、半導体基板１０８より分離された半導体層１０２が形成される。
【００７４】
ＳＯＩ基板の半導体層１０２は、分離工程およびイオン照射工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されている。半導体層１０２を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある半導体層１０２の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、半導体層１０２に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
【００７５】
本発明ではそのような半導体層１０２に電磁波１２５を照射し、結晶欠陥を低減させた半導体層１２２を得る（図１（Ｂ）参照。）。電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
【００７６】
電磁波は半導体層に高いエネルギーを与えられるものであればよく、好適にはレーザ光を用いることができる。
【００７７】
電磁波の波長は、半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する半導体層の膜厚などを考慮して決定することができる。
【００７８】
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
【００７９】
また、電磁波のエネルギーを半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、支持基板の温度上昇を抑えることができる。
【００８０】
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【００８１】
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【００８２】
例えば電磁波として、波長３０８ｎｍのＸｅＣｌエキシマレーザを用い、照射する半導体層が単結晶シリコン層である場合、該シリコン層の膜厚が５０ｎｍ〜６０ｎｍにおいては、該シリコン層に与えるエネルギー密度は３００Ｊ／ｃｍ２〜４５０ｍＪ／ｃｍ２の範囲より適宜設定すればよく、該シリコン層の膜厚が６０ｎｍ〜９０ｎｍにおいては、該シリコン層に与えるエネルギー密度は４００Ｊ／ｃｍ２〜６５０ｍＪ／ｃｍ２の範囲より適宜設定すればよく、該シリコン層の膜厚が９０ｎｍ〜１５０ｎｍにおいては、該シリコン層に与えるエネルギー密度は４５０Ｊ／ｃｍ２〜８５０ｍＪ／ｃｍ２の範囲より適宜設定すればよい。
【００８３】
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【００８４】
酸素を１０ｐｐｍ以下、望ましくは６ｐｐｍ以下とした窒素雰囲気中で、電磁波照射処理を行うと、半導体層表面を比較的平坦とすることができる。一方、酸素を１０％以上含む雰囲気、例えば大気雰囲気中で電磁波照射処理を行うと、前記窒素雰囲気中と比較して低いエネルギーで半導体層の結晶欠陥を低減することができる。
【００８５】
さらに、研磨処理によって半導体層１２２表面を研磨して半導体層１２２表面の凹凸を低減し、表面が平坦化された半導体層１３０を得る（図１（Ｃ）参照。）。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層１３０を有するＳＯＩ基板を作製することができる。研磨処理によって研磨する膜厚は、研磨処理前の半導体層１２２の膜厚とその表面粗さの程度によって適宜設定すればよい。
【００８６】
電磁波を照射された半導体層に対する研磨処理は、半導体層１３０表面の、算術平均粗さＲａが１ｎｍ以下、二乗平均平方根粗さＲｍｓが２ｎｍ以下となるように行う。半導体層１３０表面は、Ｒａが０．８ｎｍ未満、Ｒｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。
【００８７】
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により半導体層表面のゴミ等を除去する。また、希フッ酸を用いて半導体層表面上の自然酸化膜等を除去して半導体層を露出させると好適である。研磨処理として、ＣＭＰ法を用いる場合、粒径１０ｎｍ〜２００ｎｍのシリカ等の粉体を、ｐＨ１０〜１４のアルカリ溶液中に分散させたスラリーを用いる。ＣＭＰ法における半導体層に与える圧力は０．００１ＭＰａ〜０．１ＭＰａであればよく、０．００５ＭＰａ〜０．０５ＭＰａが望ましい。スピンドル回転速度（回転数）は１０ｒｐｍ〜１００ｒｐｍであればよく、２０ｒｐｍ〜６０ｒｐｍが望ましい。テーブル回転速度（回転数）は、５ｒｐｍ〜８０ｒｐｍであればよく、１０ｒｐｍ〜４０ｒｐｍが望ましい。ＣＭＰ法の処理条件の一例としては、粒径６０ｎｍのシリカを含むｐＨ１２のスラリー液を用い、圧力０．０１ＭＰａ、スピンドル回転速度（回転数）２０ｒｐｍ、テーブル回転速度（回転数）を２０ｒｐｍとすればよい。
【００８８】
また、電磁波を照射する前にも半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。電磁波を照射する前に半導体層１０２表面に研磨処理（又はエッチング処理）を行う例を図２に示す。
【００８９】
図２（Ａ）は図１（Ａ）と対応しており、支持基板１０１の上に絶縁層１０４が設けられ、半導体基板１０８より分離された半導体層１０２が形成されている。図２（Ａ）に示すように半導体層１０２表面は平坦性が悪く凹凸を有している。なお図１乃至図４の図面において半導体層１０２表面の凹凸形状は、表面が粗く、平坦性が悪いことを特徴的に示しているだけであり、実際の形状はこれに限定されない。
【００９０】
第１の研磨処理によって半導体層１０２表面を研磨して半導体層１０２表面の凹凸を低減し、表面が平坦化された半導体層１２４とする（図２（Ｂ）参照。）。なお、転置後の半導体層に対し、電磁波照射工程の前後で複数研磨処理を行う場合、電磁波照射前の研磨処理を第１の研磨処理、電磁波照射後の研磨処理を第２の研磨処理という。
【００９１】
研磨処理によって研磨する膜厚は、研磨処理前の半導体層１０２の膜厚とその表面粗さの程度によって適宜設定すればよい。例えば半導体層１０２の膜厚が１２０ｎｍであれば、２０ｎｍ〜８０ｎｍ、望ましくは４０ｎｍ〜７０ｎｍ研磨すればよく、一例としては６５ｎｍ研磨し、研磨後の半導体層の膜厚を５５ｎｍとする。また、半導体層１０２の膜厚が７０ｎｍであれば、５ｎｍ〜４０ｎｍ、望ましくは１０ｎｍ〜３０ｎｍ研磨すればよく、一例としては２０ｎｍ研磨し、研磨後の半導体層の膜厚を５０ｎｍとする。
【００９２】
電磁波照射前の膜厚制御などを行う研磨処理のかわりに、エッチング処理によって行ってもよい。エッチング処理はウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせて行うことができる。
【００９３】
研磨処理（又はエッチング処理）によって表面を平坦化された半導体層１２４に電磁波１２５を照射し、半導体層１２３を得る。半導体層１２３は、電磁波の照射によって、少なくとも一部が溶融し、再結晶化することによって結晶欠陥が低減されている。
【００９４】
図２のように、電磁波照射工程の前に、半導体層に研磨処理を行うと以下のような効果を得ることができる。研磨処理により、半導体層表面の平坦化と半導体層の膜厚の制御をすることができる。半導体層表面を平坦化することによって、電磁波の照射工程において半導体層の熱容量を均一化でき、均一な加熱冷却過程、又は溶融及び凝固過程を経ることによって、一様な結晶を形成することができる。また、研磨処理（又は研磨処理ではなく、エッチング処理においても）により半導体層の膜厚を、電磁波のエネルギーを吸収する適切な値にすることによって、効率よく半導体層のエネルギーを与えることができる。さらに、半導体層表面は結晶欠陥が多いため、結晶欠陥の多い表面を除去することによって、電磁波照射後の半導体層中の結晶欠陥を低減することができる。
【００９５】
電磁波の照射により結晶性が改善された半導体層１２３に対して、さらに表面を研磨処理する第２の研磨処理を行い、半導体層１３０を形成する（図２（Ｄ）参照。）。電磁波の照射後に研磨処理を行うことによって、電磁波の照射により生じ得る半導体層１２３表面の凹凸も低減することができ、より平坦性の高い半導体層１３０を得ることができる。
【００９６】
以上のように本実施の形態において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００９７】
ＳＯＩ基板に設けられた半導体層１３０からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化およびゲート絶縁層の局在界面準位密度の低減が可能になる。また半導体層１３０の膜厚を薄くすることで、支持基板上に、単結晶半導体層で完全空乏型のトランジスタを作製することができる。
【００９８】
また、本実施の形態において、半導体基板１０８として単結晶シリコン基板を適用した場合は、半導体層１３０として単結晶シリコン層を得ることが可能である。また、本実施の形態に係るＳＯＩ基板の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。
【００９９】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１００】
（実施の形態２）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図５及び図６を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１０１】
図５（Ａ）は、支持基板１０１上にブロッキング層１０９、絶縁層１０４、保護層１２１、半導体層１３０が形成されている。半導体層１３０は、図１（Ｃ）、又は図２（Ｄ）と対応しており、ブロッキング層１０９、絶縁層１０４、保護層１２１は図４（Ｃ）と対応している。なお、ここでは図５（Ａ）に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。
【０１０２】
半導体層１３０は、半導体基板１０８より分離され、電磁波照射処理及び研磨処理を行っているため、結晶欠陥も低減され、かつ平坦性も高い半導体層１３０である。
【０１０３】
半導体層１３０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２／ｃｍ２から１×１０１４／ｃｍ２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物を添加すれば良い。
【０１０４】
半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した半導体層２０５、２０６を形成する（図５（Ｂ）参照。）。
【０１０５】
半導体層上の酸化膜を除去し、半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における半導体層２０５、２０６は平坦性が高いため、半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【０１０６】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１０７】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１０８】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図５（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１０９】
半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図５（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０１１０】
次に、半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図５（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０１１１】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図６（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０１１２】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１１３】
次に半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層２０５にチャネル形成領域２２１が形成される（図６（Ｂ）参照。）。
【０１１４】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１１５】
マスク２１８を除去し、半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０１１６】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、半導体層２０６にチャネル形成領域２２６が形成される（図６（Ｃ）参照。）。
【０１１７】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１１８】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【０１１９】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１２０】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１２１】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１２２】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１２３】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１２４】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０１２５】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図６（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
【０１２６】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２７】
以上のように本実施の形態において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を用いて高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１２８】
（実施の形態３）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（液晶表示装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図７を用いて説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
【０１２９】
図７（Ａ）は、本発明の一形態である半導体装置の上面図であり、図７（Ｂ）は図７（Ａ）線Ｃ−Ｄにおける断面図である。
【０１３０】
図７（Ａ）で示すように、画素領域３０６、走査線駆動回路である駆動回路領域３０４ａ、駆動回路領域３０４ｂが、シール材３９２によって、支持基板３１０と対向基板３９５との間に封止され、支持基板３１０上にドライバＩＣによって形成された信号線駆動回路である駆動回路領域３０７が設けられている。画素領域３０６にはトランジスタ３７５及び容量素子３７６が設けられ、駆動回路領域３０４ｂにはトランジスタ３７３及びトランジスタ３７４を有する駆動回路が設けられている。本実施の形態の半導体装置においても実施の形態１で示す本発明を用いた高性能及び高信頼性のＳＯＩ基板を適用する。
【０１３１】
画素領域３０６には、ブロッキング層３１１、絶縁層３１４、保護層３１３を介してスイッチング素子となるトランジスタ３７５が設けられている。本実施の形態では、トランジスタ３７５にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用い、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域と画素電極層ともいわれる表示素子に用いる電極層３２０に接して電気的に接続している。
【０１３２】
半導体層中の不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、ＬＤＤ（Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ）構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン（Ｐ）等を用いることによりｎ型とする。ｐ型とする場合は、ボロン（Ｂ）等を添加すればよい。その後、ゲート電極等を覆う絶縁膜３１７及び絶縁膜３１８を形成する。
【０１３３】
さらに平坦性を高めるため、層間絶縁膜として絶縁膜３１９を形成する。絶縁膜３１９には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、ポリシラザン、窒素含有炭素（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。
【０１３４】
半導体素子に用いる半導体層を、本発明を用いた実施の形態１と同様に形成するので、単結晶半導体基板より分離した単結晶半導体層とすることができ、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域３０６のトランジスタと、駆動回路領域３０４ｂのトランジスタとは同時に形成される。もちろん、駆動回路領域３０７も同様に同一基板上に一体形成してもよい。駆動回路領域３０４ｂに用いるトランジスタは、ＣＭＯＳ回路を構成する。ＣＭＯＳ回路を構成する薄膜トランジスタは、ＧＯＬＤ構造であるが、トランジスタ３７５のようなＬＤＤ構造を用いることもできる。
【０１３５】
次に、表示素子に用いる電極層３２０及び絶縁膜３１９を覆うように、印刷法や液滴吐出法により、配向膜として機能する絶縁層３８１を形成する。なお、絶縁層３８１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層３８３も絶縁層３８１と同様である。続いて、シール材３９２を液滴吐出法により画素を形成した周辺の領域に形成する。
【０１３６】
その後、配向膜として機能する絶縁層３８３、対向電極層ともいわれる表示素子に用いる電極層３８４、カラーフィルタとして機能する着色層３８５、及び偏光子３９１（偏光板ともいう）が設けられた対向基板３９５と、ＴＦＴ基板である支持基板３１０とをスペーサ３８７を介して貼り合わせ、その空隙に液晶層３８２を設ける。本実施の形態の半導体装置は透過型であるため、支持基板３１０の素子を有する面と反対側にも偏光子（偏光板）３９３を設ける。偏光子と着色層の積層構造も図７に限定されず、偏光子及び着色層の材料や作製工程条件によって適宜設定すればよい。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板３９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。また、半導体装置の視認側、反射防止機能を有する反射防止膜を設けてもよい。偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０１３７】
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
【０１３８】
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する支持基板３１０と対向基板３９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
【０１３９】
スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用する。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに半導体装置としての機械的な強度を確保することができる。スペーサの形状は円錐状、角錐状なども用いることができ、特別な限定はない。
【０１４０】
続いて、画素領域と電気的に接続されている端子電極層３７８に、異方性導電体層３９６を介して、接続用の配線基板であるＦＰＣ３９４を設ける。ＦＰＣ３９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する半導体装置を作製することができる。
【０１４１】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。
【０１４２】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１４３】
（実施の形態４）
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図８、図９、図１０を用いて説明する。
【０１４４】
図８の半導体装置は、矢印の方向に下面射出する構造である。図８において、図８（Ａ）は半導体装置の平面図であり、図８（Ｂ）は、図８（Ａ）において線Ｅ−Ｆの断面図である。図８において半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。
【０１４５】
図８に示す半導体装置は、素子基板６００、薄膜トランジスタ６５５、薄膜トランジスタ６７７、薄膜トランジスタ６６７、薄膜トランジスタ６６８、第１の電極層６８５と発光層６８８と第２の電極層６８９とを含む発光素子６９０、充填材６９３、シール材６９２、ブロッキング層６０１、絶縁層６０４、酸化膜６０３、ゲート絶縁層６７５、絶縁膜６０７、絶縁膜６６５、絶縁層６８６、封止基板６９５、配線層６７９、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４によって構成されている。半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。充填材６９３は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板６００と封止基板６９５を貼り合わして半導体装置（発光表示装置）を封止する。
【０１４６】
図８の半導体装置において、第１の電極層６８５は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第２の電極層６８９は発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成する。
【０１４７】
第２の電極層６８９としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。
【０１４８】
第１の電極層６８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１４９】
図９の半導体装置は、矢印の方向に上面射出する構造である。図９に示す半導体装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、ブロッキング層１６０１、絶縁層１６０４、酸化膜１６０３、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。
【０１５０】
図９において半導体装置は、外部端子接続領域２８２、封止領域２８３、駆動回路領域２８４、画素領域２８６を有している。図９の半導体装置は、第１の電極層１６１７の下に、反射性を有する金属層である配線層１６２４を形成する。配線層１６２４の上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよい。また、第１の電極層１６１７にも導電膜を用いてもよく、その場合、反射性を有する配線層１６２４は設けなくてもよい。
【０１５１】
第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１５２】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１６１７、第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層１６１７、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０１５３】
図１０に示す半導体装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、ブロッキング層１３０１、絶縁層１３０４、酸化膜１３０３、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。半導体装置は、外部端子接続領域２７２、封止領域２７３、駆動回路領域２７４、画素領域２７６を有している。
【０１５４】
図１０の半導体装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２５側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。
【０１５５】
本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１５６】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０１５７】
以上のように、図１０の半導体装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。
【０１５８】
発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０１５９】
封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
【０１６０】
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
【０１６１】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０１６２】
単結晶半導体層を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域のトランジスタとは同時に形成される。
【０１６３】
図８乃至図１０に示す本実施の形態の半導体装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。
【０１６４】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。
【０１６５】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１６６】
本実施の形態は、上記の実施の形態１と適宜組み合わせることができる。
【０１６７】
（実施の形態５）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
【０１６８】
本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図１３を用いて説明する。
【０１６９】
図１３は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図１３において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。
【０１７０】
第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図１３では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。
【０１７１】
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
【０１７２】
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
【０１７３】
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
【０１７４】
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
【０１７５】
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
【０１７６】
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。
【０１７７】
また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
【０１７８】
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
【０１７９】
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
【０１８０】
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
【０１８１】
図１３では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
【０１８２】
第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図１３では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
【０１８３】
図１３では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
【０１８４】
次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
【０１８５】
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
【０１８６】
発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１８７】
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
【０１８８】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０１８９】
発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０１９０】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１９１】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１９２】
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
【０１９３】
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１９４】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０１９５】
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
【０１９６】
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
【０１９７】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０１９８】
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１３（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１３（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
【０１９９】
図１３（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉＸＮＹ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０２００】
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
【０２０１】
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
【０２０２】
図１３（Ｂ）は、ＥＬ層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
【０２０３】
図１３（Ｃ）は、図１３（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１３（Ｄ）は、図１３（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
【０２０４】
なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
【０２０５】
第１の電極層８７０および第２の電極層８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
【０２０６】
本実施の形態は、実施の形態１及び実施の形態４と適宜組み合わせることができる。
【０２０７】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０２０８】
（実施の形態６）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置の他の例を説明する。本実施の形態では、本発明の半導体装置における発光素子に適用することのできる他の構成を、図１１及び図１２を用いて説明する。
【０２０９】
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２１０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
【０２１１】
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
【０２１２】
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
【０２１３】
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
【０２１４】
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
【０２１５】
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。
【０２１６】
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
【０２１７】
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
【０２１８】
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
【０２１９】
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
【０２２０】
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。
【０２２１】
図１１（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１１（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。
【０２２２】
図１１（Ｂ）及び図１１（Ｃ）に示す発光素子は、図１１（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１１（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図１１（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０２２３】
また、図１１（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
【０２２４】
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
【０２２５】
分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
【０２２６】
図１２（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１２（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
【０２２７】
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
【０２２８】
バインダに含まれる無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
【０２２９】
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
【０２３０】
図１２（Ｂ）及び図１２（Ｃ）に示す発光素子は、図１２（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１２（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図１２（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０２３１】
また、図１２（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
【０２３２】
図１１（Ｂ）（Ｃ）における絶縁層５４、５４ａ、５４ｂ、図１２（Ｂ）（Ｃ）における絶縁層６４、６４ａ、６４ｂのような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
【０２３３】
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
【０２３４】
本実施の形態は、実施の形態１及び実施の形態４と適宜組み合わせるこができる。
【０２３５】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０２３６】
（実施の形態７）
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
【０２３７】
図１６はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。
【０２３８】
その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２３９】
チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。
【０２４０】
表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図３のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図３のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図７のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
【０２４１】
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から純に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
【０２４２】
図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２４３】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
【０２４４】
図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
【０２４５】
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
【０２４６】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２４７】
（実施の形態８）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
【０２４８】
図１７は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。
【０２４９】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１７に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【０２５０】
このようなマイクロプロセッサ５００は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
【０２５１】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１８を参照して説明する。図１８は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０、電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０２５２】
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
【０２５３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０２５４】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０２５５】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。
【０２５６】
このようなＲＦＣＰＵ５１１は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。
【０２５７】
（実施の形態９）
本実施の形態を図１４を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。
【０２５８】
図１４（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。
【０２５９】
パネル９００には、発光素子が各画素に設けられた画素領域９０５と、前記画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
【０２６０】
プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。
【０２６１】
なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
【０２６２】
図１４（Ｂ）は、図１４（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０２６３】
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９０４に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
【０２６４】
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１などに送る。
【０２６５】
メモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０２６６】
入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
【０２６７】
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
【０２６８】
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
【０２６９】
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
【０２７０】
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０２７１】
（実施の形態１０）
本実施の形態を図１４及び図１５を用いて説明する。図１５は、この実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
【０２７２】
パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。
【０２７３】
このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。
【０２７４】
図１５で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
【０２７５】
（実施の形態１１）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
【０２７６】
その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等が挙げられる。その具体例について、図１９を参照して説明する。
【０２７７】
図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
【０２７８】
図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
【０２７９】
図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯電話機を提供することができる。
【０２８０】
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
【０２８１】
図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
【０２８２】
また、本発明の半導体装置は、照明装置として用いることもできる。本発明を適用した半導体装置は、小型の電気スタンドや室内の大型な照明装置として用いることもできる。さらに、本発明の半導体装置を液晶表示装置のバックライトとして用いることもできる。
【０２８３】
このように、本発明の半導体装置により、高性能であり、かつ信頼性の高い電子機器を提供することができる。
【実施例１】
【０２８４】
本実施例では、本発明を用いて薄膜トランジスタを作製し、その電気特性の評価を行った結果を示す。
【０２８５】
実施例Ａとして、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対してレーザ光照射工程を行い、さらにＣＭＰ法により研磨工程を行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。
【０２８６】
実施例Ｂとして、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対して、エッチング処理を行い、レーザ光照射工程を行い、さらにＣＭＰ法により研磨工程を行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。
【０２８７】
さらに、比較例として、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対してレーザ光照射工程のみを行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。比較例、実施例Ａ、実施例Ｂにおけるトランジスタの構造は、ガラス基板上に、酸化シリコン層（膜厚５０ｎｍ）、窒化酸化シリコン層（膜厚５０ｎｍ）、酸化窒化シリコン層（膜厚５０ｎｍ）、シリコン層（膜厚５５ｎｍ）が順に積層されており、シリコン層上にゲート絶縁層（膜厚１０ｎｍの酸化シリコン層と７０ｎｍの酸化窒化シリコン層の積層）、ゲート絶縁層上にゲート電極層（膜厚３０ｎｍの窒化タンタル層と膜厚３７０ｎｍのタングステン層との積層）、シリコン層のソース領域及びドレイン領域（リンをｎ型を付与する不純物元素として含む不純物領域）に接続するソース電極層及びドレイン電極層（膜厚６０ｎｍのチタン層、膜厚４０ｎｍの窒化チタン層、膜厚３００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層の順に積層）を含む。さらにトランジスタ上は層間絶縁層（膜厚５０ｎｍの酸化窒化珪素膜、膜厚１００ｎｍの窒化珪素膜、膜厚６００ｎｍの酸化珪素膜の順に積層）が形成されている。
【０２８８】
以下、作製工程の詳細な条件を示す。
【０２８９】
実施例Ａ、実施例Ｂ、比較例においてレーザ光照射工程で用いたレーザの仕様は、ＸｅＣｌエキシマレーザ、波長３０８ｎｍ、パルス幅２５ｎｓｅｃ、繰り返し周波数３０Ｈｚとした。
【０２９０】
レーザ光は、シリンドリカルレンズなどを含んだ光学系により、レーザ光スポットが線状の線状レーザ光とする。レーザ光に対して半導体層を有する基板を相対的に移動しながら、レーザ光を照射する。このときレーザ光の走査速度は、１．０ｍｍ／ｓｅｃとし、同じ領域に１２ショット、レーザ光が照射されるようにする。
【０２９１】
また、レーザ光の雰囲気は窒素雰囲気とし、レーザ光のエネルギー密度を約６２０ｍＪ／ｃｍ２〜７１０ｍＪ／ｃｍ２の範囲で行った。
【０２９２】
実施例Ａ、実施例Ｂにおいて研磨処理工程で用いたＣＭＰ法の条件は、研磨布（ニッタ・ハース株式会社製ＩＣ１４００）、スラリー液（ニッタ・ハース株式会社製ＮＰ８０２０、粒径６０ｎｍ、２０倍希釈）、スラリー流量１００ｍｌ／ｍｉｎ、研磨圧０．０１ＭＰａ、スピンドル回転数２０ｒｐｍ、テーブル回転数２０ｒｐｍ、処理時間３．４ｍｉｎとした。実施例Ａ及び実施例Ｂにおいてシリコン層に対して研磨処理工程を行うことにより、シリコン層の膜厚を５５ｎｍにした。
【０２９３】
実施例Ｂにおいてエッチング工程で用いたエッチング条件は、コイル型の電極に投入する電力１５０Ｗ、下部電極に投入する電力４０Ｗ、反応圧力１．０Ｐａ、エッチングガス（塩素の流量）１００ｓｃｃｍとした。実施例Ｂにおいてシリコン層に対してドライエッチングを行うことにより、シリコン層の膜厚を９５ｎｍにした。
【０２９４】
実施例Ａ、実施例Ｂ、及び比較例のレーザエネルギー密度とＳ値（サブスレッシュルド係数）との関係を図２１に示す。図２１において、比較例は菱形のドット、実施例Ａは丸印のドット、実施例Ｂはばつ印のドットでそれぞれ示されている。
【０２９５】
図２１で示すとおり、Ｓ値は比較例が一番大きく、実施例Ａ、さらに実施例Ｂとより小さくなっており、本発明を用いることで薄膜トランジスタの電気的特性が向上することが確認できた。
【０２９６】
以上のように本実施例において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を用いて高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【図面の簡単な説明】
【０２９７】
【図１】本発明のＳＯＩ基板の製造方法を説明する図。
【図２】本発明のＳＯＩ基板の製造方法を説明する図。
【図３】本発明のＳＯＩ基板の製造方法を説明する図。
【図４】本発明のＳＯＩ基板の製造方法を説明する図。
【図５】本発明の半導体装置の作製方法を説明する図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明に適用できる発光素子の構成を説明する図。
【図１２】本発明に適用できる発光素子の構成を説明する図。
【図１３】本発明に適用できる発光素子の構成を説明する図。
【図１４】本発明が適用される電子機器を示す図。
【図１５】本発明が適用される電子機器を示す図。
【図１６】本発明が適用される電子機器の主要な構成を示すブロック図。
【図１７】半導体基板により得られるマイクロプロセッサの構成を示すブロック図。
【図１８】半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１９】本発明が適用される電子機器を示す図。
【図２０】本発明が適用される電子機器を示す図。
【図２１】比較例、実施例Ａ、実施例Ｂの薄膜トランジスタにおけるレーザエネルギー密度とＳ値の関係を示すグラフ。
【技術分野】
【０００１】
本発明は絶縁表面に半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板の製造方法及びＳＯＩ構造を有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウエハーに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
【０００３】
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照。）。水素イオン注入剥離法は、シリコンウエハーに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウエハーに薄いシリコン層を接合する。さらにシリコン層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理にシリコン層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃から１３００℃で熱処理を行って接合強度を高める必要があるとされている。
【０００４】
一方、高耐熱性ガラスなどの絶縁基板にシリコン層を設けた半導体装置が開示されている（例えば、特許文献２参照。）。この半導体装置は、歪み点が７５０℃以上の結晶化ガラスの全面を絶縁性シリコン膜で保護し、水素イオン注入剥離法により得られるシリコン層を当該絶縁性シリコン膜上に固着する構成を有している。
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開平１１−１６３３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
また、脆化層を形成するために行うイオン照射工程において、シリコン層は照射されるイオンによりダメージを受けてしまう。上記シリコン層と支持基板との接合強度を高める熱処理において、イオン照射工程によるシリコン層へのダメージの回復も行っている。
【０００６】
しかし、支持基板にガラス基板など耐熱温度が低い基板を用いる場合、１０００℃以上の熱処理を行うことができず、上記イオン照射工程によるシリコン層のダメージに対して十分に回復を行うことができなかった。
【０００７】
このような問題点に鑑み、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる半導体層を備えたＳＯＩ基板の製造方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【課題を解決するための手段】
【０００８】
ＳＯＩ基板の作製において、半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。
【０００９】
電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。電磁波の照射処理を用いるため、支持基板の温度上昇が抑えられるため、ガラス基板のような耐熱性の低い基板を支持基板に用いることが可能になる。よって、半導体層へのイオン照射工程によるダメージを十分回復させることができる。
【００１０】
さらに、研磨処理によって半導体層表面を研磨し、平坦化することができる。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００１１】
また、電磁波を照射する前にも半導体層表面に研磨処理を行ってもよい。研磨処理により、半導体層表面の平坦化と半導体層の膜厚の制御をすることができる。半導体層表面を平坦化することによって、電磁波の照射工程において半導体層の熱容量を均一化でき、均一な加熱冷却過程、又は溶融及び凝固過程を経ることによって、一様な結晶を形成することができる。また、半導体層の膜厚を、電磁波のエネルギーを吸収する適切な値にすることによって、効率よく半導体層にエネルギーを与えることができる。さらに、半導体層表面は結晶欠陥が多いため、結晶欠陥の多い表面を除去することによって、電磁波照射後の半導体層中の結晶欠陥を低減することができる。
【００１２】
電磁波照射前の半導体層の平坦化と膜厚の制御は、研磨処理のかわりにエッチング処理によって行ってもよい。なお、本明細書において、研磨処理を複数行う場合、電磁波照射前の研磨処理を第１の研磨処理、電磁波照射後の研磨処理を第２の研磨処理という。
【００１３】
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。
【００１４】
電磁波は半導体層に高いエネルギーを与えられるものであればよい。好適には、レーザ光を用いることができる。また、ランプ光などの強光を用いてもよい。ランプ光を用いてＲＴＡ法より短時間の１秒以下の熱処理方法、例えば、スパイクアニール、フラッシュアニールを行うことができる。このスパイクアニール処理は、加熱ランプの高熱出力により基板を急速に（急峻に）加熱し、所定の温度に達した後、直ちに加熱を停止して基板を急速に冷却する方法である。電磁波の波長は１９０ｎｍ〜６００ｎｍとすればよい。
【００１５】
支持基板に、半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜を形成し、接合面を有する（接合を形成する）絶縁層（接合層ともいう）として用いることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：化学式（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。すなわち、支持基板に半導体層を接合する構造において、平滑面を有し親水性表面を形成する層を接合面として設ける。
【００１６】
なお、本明細書における化学気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含むものとする。
【００１７】
また、接合面を有する絶縁層となる酸化シリコン膜は、モノシラン、ジシラン、又はトリシランを原料ガスに用いて化学気相成長法により形成することもできる。また、接合面を有する絶縁層となる酸化シリコン膜は熱酸化膜でもよく、塩素を含んでいると好適である。
【００１８】
支持基板に接合される半導体層は、半導体基板に形成された脆化層にて劈開し剥離することにより得られる。脆化層は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成することができる。この場合、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。
【００１９】
支持基板には、不純物元素の拡散を防止する窒化シリコン膜又は窒化酸化シリコン膜をブロッキング層（バリア層ともいう）として設けてもよい。さらに応力を緩和する作用のある絶縁膜として酸化窒化シリコン膜を組み合わせても良い。
【００２０】
なお、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２１】
また、半導体基板と接合面を有する絶縁層との間に、保護層を形成してもよい。保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造により形成することができる。これらの層は、半導体基板に脆化層が形成される前に半導体基板上に形成することができる。また、半導体基板に脆化層を形成した後に半導体基板上に形成してもよい。
【００２２】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２３】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２４】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面に第１の研磨処理を行い、第１の研磨処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に第２の研磨処理を行う。
【００２５】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面に第１の研磨処理を行い、第１の研磨処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に第２の研磨処理を行う。
【００２６】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面にエッチング処理を行い、エッチング処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２７】
本発明のＳＯＩ基板の製造方法の一形態は、半導体基板の一つの面上に絶縁層を形成し、半導体基板に、半導体基板の一つの面上に形成された絶縁層からイオンを照射して、半導体基板の一つの面から一定の深さに脆化層を形成し、半導体基板と支持基板を、絶縁層を挟んで重ね合わせた状態で、脆化層に亀裂を生じさせ、半導体基板を脆化層で分離する熱処理を行い、半導体基板より半導体層を支持基板上に形成し、半導体層表面にエッチング処理を行い、エッチング処理を行った半導体層に電磁波を照射し、電磁波を照射した半導体層表面に研磨処理を行う。
【００２８】
上記ＳＯＩ基板の製造方法において形成する半導体層を用いて半導体素子を形成することができ、該半導体素子と電気的に接続する表示素子を形成することができる。
【００２９】
なお、本発明において、半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて半導体素子（トランジスタ、メモリ素子やダイオードなど）を含む回路を有する装置や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。
【００３０】
本発明は表示機能を有する装置である半導体装置（表示装置ともいう）にも用いることができ、本発明を用いる半導体装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された半導体装置（発光表示装置）や、液晶材料を有する液晶素子を表示素子として用いる半導体装置（液晶表示装置）などがある。本明細書において、表示装置とは表示素子を有する装置のことを指し、表示装置は、基板上に表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことも含む。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。
【００３１】
なお、表示素子や半導体装置は、様々な形態及び様々な素子を用いることができる。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いた半導体装置としてはＥＬディスプレイ、電子放出素子を用いた半導体装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた半導体装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた半導体装置としては電子ペーパーがある。
【発明の効果】
【００３２】
電磁波の照射と研磨処理によって、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００３３】
そのようなＳＯＩ基板に設けられた半導体層を用いて、高性能及び高信頼性な様々な半導体素子、記憶素子、集積回路などを含む半導体装置を歩留まり良く作製することができる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３５】
（実施の形態１）
本発明の半導体装置の製造方法について、図１乃至図４を参照して説明する。
【００３６】
本実施の形態では、半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層に電磁波を照射し、電磁波の照射された半導体層表面に研磨処理を行う。半導体基板として単結晶半導体基板を適用し、支持基板上に分離、接合される半導体層として単結晶半導体層を形成するのが好ましい。
【００３７】
まず、絶縁表面を有する基板である支持基板上に、半導体基板より半導体層を設ける方法を図３（Ａ）乃至（Ｄ）及び図４（Ａ）乃至（Ｃ）を用いて説明する。
【００３８】
図３（Ａ）に示す半導体基板１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに照射し、脆化層１１０を形成する。イオンの照射は支持基板に転置する半導体層の厚さを考慮して行われる。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板１０８に照射されるようにする。
【００３９】
半導体基板１０８として、シリコン基板やゲルマニウム基板などの半導体基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板を適用する。半導体基板１０８は単結晶半導体基板を適用するのが好ましいが、多結晶半導体基板を適用してもよい。支持基板上に得られる半導体層は母体となる半導体基板を選択することによって決定することができる。
【００４０】
本実施の形態は、半導体基板の所定の深さに水素、ヘリウム、又はフッ素をイオン照射し、その後熱処理を行って表層の半導体層を剥離するイオン照射剥離法で形成するが、ポーラスシリコン上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウオータージェットで劈開して剥離する方法を適用しても良い。
【００４１】
例えば、半導体基板１０８として単結晶シリコン基板を用い、希フッ酸で表面を処理し、自然酸化膜の除去と表面に付着するゴミ等の汚染物も除去して半導体基板１０８表面を清浄化する。
【００４２】
脆化層１１０は、イオンをイオンドーピング法やイオン注入法によって照射すればよい。脆化層１１０は水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンを照射することで形成される。ハロゲン元素としてフッ素イオンを照射する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入とはイオン化したガスを質量分離して半導体に照射する方式をいう。
【００４３】
単結晶シリコン基板にフッ素イオンのようなハロゲンイオンをイオン照射法で照射した場合、照射されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆化層に微小な空洞を作る。この場合、比較的低温の熱処理によって脆化層に形成された微小な空洞の体積変化が起こり、脆化層に沿って劈開することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。半導体基板から薄い半導体層を剥離するために形成する脆化層は、脆化層に形成された微小な空洞の体積変化を利用して劈開をするので、このようにフッ素イオンや水素イオンの作用を有効利用することが好ましい。
【００４４】
また、一又は複数の同一の原子から成る質量の異なるイオンを照射してもよい。例えば、水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋イオンの割合を高めておくと照射効率を高めることができ、照射時間を短縮することができる。このような構成とすることで、剥離を容易に行うことができる。
【００４５】
脆化層の形成に当たってはイオンを高ドーズ条件で照射する必要があり、半導体基板１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜、窒化酸化シリコン膜、若しくは酸化シリコン膜などによりイオン照射に対する保護層を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
【００４６】
例えば、半導体基板１０８上に保護層としてプラズマＣＶＤ法により酸化窒化シリコン膜（膜厚５ｎｍ〜３００ｎｍ、望ましくは３０ｎｍ〜１５０ｎｍ（例えば５０ｎｍ））と窒化酸化シリコン膜（膜厚５ｎｍ〜１５０ｎｍ、望ましくは１０ｎｍ〜１００ｎｍ（例えば５０ｎｍ））の積層を形成する。一例としては、半導体基板１０８上に酸化窒化シリコン膜を膜厚５０ｎｍ形成し、該酸化窒化シリコン膜上に窒化酸化シリコン膜を膜厚５０ｎｍ形成し、積層する。酸化窒化シリコン膜は有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜でもよい。
【００４７】
また、半導体基板１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行ってもよい。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲンを添加した酸化を行うことが好ましい。例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃〜１１００℃の温度で熱酸化を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
【００４８】
ハロゲンを含むものとしてはＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種を適用することができる。
【００４９】
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は半導体基板１０８と形成される酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、半導体基板１０８と酸化膜との界面が不活性化されて電気的特性が安定化する。
【００５０】
この熱処理により形成される酸化膜中にハロゲンを含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３〜５×１０２０／ｃｍ３の濃度で含まれることにより金属などの不純物を捕獲して半導体基板１０８の汚染を防止する保護層としての機能を発現させることができる。
【００５１】
脆化層１１０を形成する際、加速電圧と全イオン数は、半導体基板上に堆積した膜の厚さと、目的とする半導体基板より分離して支持基板上に転置される半導体層の膜厚と、照射するイオン種によって調整することができる。
【００５２】
例えば、イオンドーピング法で原料として水素ガスを用い、加速電圧を４０ｋＶ、全イオン数２×１０１６ｉｏｎｓ／ｃｍ２でイオンを照射して脆化層を形成することができる。保護層の膜厚を厚くすれば、同一条件でイオンを照射し脆化層を形成した場合、目的とする半導体基板より分離して支持基板上に転置される半導体層として、膜厚の薄い半導体層を形成することができる。例えば、イオン種（Ｈ＋、Ｈ２＋、Ｈ３＋イオン）の割合にもよるが、上記条件で脆化層を形成するとし、保護層として半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合、支持基板に転置される半導体層の膜厚は約１２０ｎｍとなり、半導体基板上に酸化窒化シリコン膜（膜厚１００ｎｍ）と窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層する場合は、支持基板に転置される半導体層の膜厚は約７０ｎｍとなる。
【００５３】
ヘリウム（Ｈｅ）や水素を原料ガスにする場合、加速電圧を１０ｋＶ〜２００ｋＶの範囲で、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２〜６×１０１６ｉｏｎｓ／ｃｍ２の範囲で照射し脆化層を形成することができる。ヘリウムを原料ガスにすると、質量分離を行わなくてもＨｅ＋イオンを主なイオンとして照射することができる。また、水素を原料ガスとするとＨ３＋イオンやＨ２＋イオンを主なイオンとして照射することができる。イオン種は、プラズマの生成方法、圧力、原料ガス供給量、加速電圧によっても変化する。
【００５４】
脆化層形成の例としては、半導体基板上に酸化窒化シリコン膜（膜厚５０ｎｍ）、窒化酸化シリコン膜（膜厚５０ｎｍ）、及び酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し半導体基板に脆化層を形成する。その後保護層の最上層である該酸化シリコン膜上に接合面を有する絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。脆化層形成の他の例としては、半導体基板上に酸化シリコン膜（膜厚１００ｎｍ）、及び窒化酸化シリコン膜（膜厚５０ｎｍ）を保護層として積層し、水素を加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２で照射し半導体基板に脆化層を形成する。その後保護層の最上層である該窒化酸化シリコン膜上に絶縁層として酸化シリコン膜（膜厚５０ｎｍ）を形成する。なお、上記酸化窒化シリコン膜及び窒化酸化シリコン膜はプラズマＣＶＤ法により形成すればよく、上記酸化シリコン膜は有機シランガスを用いてＣＶＤ法により形成すればよい。
【００５５】
支持基板１０１として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板を適用する場合、ガラス基板中にナトリウムなどのアルカリ金属が微量に含まれており、この微量の不純物によってトランジスタなど半導体素子の特性に悪影響を及ぼす恐れがある。このような不純物に対して、窒化酸化シリコン膜は支持基板１０１に含まれる金属不純物が半導体基板側に拡散するのを防止する効果がある。なお、窒化酸化シリコン膜の代わりに、窒化シリコン膜を形成してもよい。半導体基板と窒化酸化シリコン膜との間に酸化窒化シリコン膜や酸化シリコン膜などの応力緩和層を設けるとよい。窒化酸化シリコン膜と酸化窒化シリコン膜の積層構造を設けることで、半導体基板への不純物拡散を防止しつつ、応力歪みを緩和する構成とすることもできる。
【００５６】
次に、図３（Ｂ）で示すように支持基板と接合を形成する面に絶縁層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下（具体的な例としては３００℃）の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から単結晶若しくは多結晶半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
【００５７】
絶縁層１０４は平滑面を有し親水性表面を形成する。この絶縁層１０４として酸化シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。なお、原料ガスに有機シランを用いて化学気相成長法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。酸素を付与するガスとしては、酸素、亜酸化窒素、二酸化窒素等を用いることができる。さらに、アルゴン、ヘリウム、窒素又は水素等の不活性ガスを混合させてもよい。また、絶縁層１０４として、モノシラン、ジシラン、又はトリシラン等のシランを原料ガスに用いて化学気相成長法により形成される酸化シリコン層を適用することもできる。この場合も、酸素を付与するガスや不活性ガス等を混合させることが好ましい。化学気相成長法による成膜では、半導体基板１０８に形成した脆化層１１０から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶若しくは多結晶半導体基板から半導体層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。なお、化学気相成長法は、プラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法を範疇に含む。
【００５８】
その他、絶縁層１０４として、酸化性雰囲気下において熱処理することにより形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを適用することもできる。絶縁層１０４として、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を含む絶縁層を適用してもよい。また、前記有機シランガスと、酸素ラジカル又は窒素ラジカルとを反応させて絶縁層１０４を形成してもよい。
【００５９】
上記平滑面を有し親水性表面を形成する絶縁層１０４は５ｎｍ〜５００ｎｍ、望ましくは１０ｎｍ〜２００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する支持基板との歪みを緩和することができる。絶縁層１０４の表面は、算術平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。例えば、Ｒａが０．２７ｎｍ、Ｒｍｓが０．３４ｎｍである。本明細書においてＲａは算術平均粗さであり、Ｒｍｓは二乗平均平方根粗さであり、測定範囲は２μｃｍ２、又は１０μｍ２である。
【００６０】
支持基板１０１にも絶縁層１０４と同様の酸化シリコン膜を設けておいても良い。すなわち、支持基板１０１に半導体層１０２を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる絶縁層１０４設けることで強固な接合を形成することができる。
【００６１】
図３（Ｃ）は支持基板１０１と半導体基板１０８の絶縁層１０４が形成された面とを密接させ、この両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。支持基板１０１と半導体基板１０８の絶縁層１０４が形成された面は、メガソニック洗浄などによって清浄化すればよい。また、メガソニック洗浄後にオゾン水で洗浄し、有機物の除去と表面の親水性向上を行ってもよい。
【００６２】
支持基板１０１と絶縁層１０４を対向させて、一箇所を外部から押しつけると、局所的に接合面同士の距離が縮まる事によるファン・デル・ワールス力の強まりや水素結合の寄与によって、お互いに引きつけ合う。更に、隣接した領域でも対向する支持基板１０１上と絶縁層１０４間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、接合（ボンディングともいう）が進行し接合面全域に接合が広がる。例えば、押しつける圧力は、１００ｋＰａ〜５０００ｋＰａ程度とすればよい。また、支持基板と半導体基板とを重ねるように配置し、重ねる基板の重みでも接合を広げることもできる。
【００６３】
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが容易となる。
【００６４】
また、支持基板と絶縁層との接合界面の接合強度を向上させるために、加熱処理を行うと好ましい。例えば、オーブンや炉などで７０℃〜３５０℃（例えば２００℃で２時間）の温度条件で熱処理を行う。
【００６５】
図３（Ｄ）において、支持基板１０１と半導体基板１０８を貼り合わせた後、加熱処理を行い脆化層１１０を劈開面として半導体基板１０８を支持基板１０１から剥離する。例えば、４００℃〜７００℃の熱処理を行うことにより、脆化層１１０に形成された微小な空洞の体積変化が起こり、脆化層１１０に沿って劈開することが可能となる。絶縁層１０４は支持基板１０１と接合しているので、支持基板１０１上には半導体基板１０８と同じ結晶性の半導体層１０２が残存することとなる。
【００６６】
４００℃〜７００℃の温度域での熱処理は、前述の接合強度を向上させるための熱処理と同じ装置で連続して行ってもよいし、別の装置で行ってもよい。例えば炉で２００℃２時間熱処理した後に、６００℃近傍まで昇温し２時間保持し、４００℃から室温までの温度域に降温した後炉より取り出す。また、熱処理は室温から昇温してもよい。また、炉で２００℃２時間熱処理した後に、瞬間熱アニール（ＲＴＡ）装置によって６００℃〜７００℃の温度域で、１分間〜３０分間（例えば６００℃７分間、６５０℃７分間）熱処理を行ってもよい。
【００６７】
４００℃〜７００℃の温度域での熱処理により、絶縁層と支持基板との接合は水素結合から共有結合に移行し、脆化層に添加された元素が析出し圧力が上昇し、半導体基板より半導体層を剥離することができる。熱処理を行った後は支持基板と半導体基板は、一方が他方に載っている状態であり、大きな力を加えずに支持基板と半導体基板を離すことができる。例えば、上方に載っている基板を真空チャックで持ち上げることにより簡単に離すことができる。この際、下側の基板の真空チャックやメカニカルチャックで固定しておくと水平方向のずれがなく支持基板及び半導体基板の両基板を離すことができる。
【００６８】
なお、図１乃至図４においては、半導体基板１０８が支持基板１０１より小さいサイズの例を示すが、本発明はそれに限定されず、半導体基板１０８と支持基板１０１が同じサイズであってもよいし、半導体基板１０８が支持基板１０１より大きいサイズであってもよい。
【００６９】
図４は支持基板側に絶縁層を設けて単結晶半導体層を形成する工程を示す。図４（Ａ）は保護層１２１として酸化シリコン膜が形成された半導体基板１０８に電界で加速されたイオンを所定の深さに照射し、脆化層１１０を形成する工程を示している。イオンの照射は図３（Ａ）の場合と同様である。半導体基板１０８の表面に保護層１２１を形成しておくことでイオン照射によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。また、保護層１２１によって、半導体基板１０８から形成される半導体層１０２に対する不純物の拡散防止効果を発現する。
【００７０】
図４（Ｂ）は、ブロッキング層１０９及び絶縁層１０４が形成された支持基板１０１と半導体基板１０８の保護層１２１が形成された面を密着させて接合を形成する工程を示している。支持基板１０１上の絶縁層１０４と半導体基板１０８の保護層１２１を密着させることにより接合が形成される。
【００７１】
その後、図４（Ｃ）で示すように半導体基板１０８を剥離する。単結晶半導体層を剥離する熱処理は図３（Ｄ）の場合と同様にして行う。接合剥離工程における加熱処理の温度は、支持基板１０１にあらかじめ行われた加熱処理以下とする。このようにして図４（Ｃ）で示す半導体基板を得ることができる。
【００７２】
支持基板１０１としては、絶縁性を有する基板、絶縁表面を有する基板を用いることができ、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができる。また、石英基板、セラミック基板、サファイヤ基板、表面が絶縁層で被覆された金属基板などが適用可能である。
【００７３】
以上の工程により、図１（Ａ）に示すように、絶縁表面を有する基板である支持基板１０１の上に絶縁層１０４が設けられ、半導体基板１０８より分離された半導体層１０２が形成される。
【００７４】
ＳＯＩ基板の半導体層１０２は、分離工程およびイオン照射工程によって、結晶欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されている。半導体層１０２を用いて半導体素子としてトランジスタを作製する場合、このような凹凸のある半導体層１０２の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは困難である。また、半導体層１０２に結晶欠陥があると、ゲート絶縁層との局在界面準位密度が高くなるなど、トランジスタの性能および信頼性に影響を与える。
【００７５】
本発明ではそのような半導体層１０２に電磁波１２５を照射し、結晶欠陥を低減させた半導体層１２２を得る（図１（Ｂ）参照。）。電磁波の照射により半導体層の少なくとも一部の領域を溶融させ、半導体層中の結晶欠陥を低減させることができる。なお、電磁波の照射前に半導体層表面に形成された酸化膜（自然酸化膜、あるいはケミカル酸化膜）を希フッ酸で除去するとよい。
【００７６】
電磁波は半導体層に高いエネルギーを与えられるものであればよく、好適にはレーザ光を用いることができる。
【００７７】
電磁波の波長は、半導体層に吸収される波長とする。その波長は、電磁波の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、電磁波の波長は１９０ｎｍ〜６００ｎｍを用いることができる。また、電磁波のエネルギーは、電磁波の波長、電磁波の表皮深さ、照射する半導体層の膜厚などを考慮して決定することができる。
【００７８】
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザなどがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。なお、固体レーザにおいては、基本波の第２高調波〜第５高調波を適用するのが好ましい。また、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザも用いることができる。
【００７９】
また、電磁波のエネルギーを半導体層に照射できるならば、ランプ光を用いてもよい。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。上記ランプ光を用いたフラッシュアニールを用いてもよい。ハロゲンランプやキセノンランプなどを好適に用いて行うフラッシュアニールは極短時間の処理でよいため、支持基板の温度上昇を抑えることができる。
【００８０】
電磁波の形状や電磁波の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【００８１】
なお、電磁波の照射方法は、選択的に電磁波を照射してもよいし、光（電磁波）をＸＹ軸方向に走査して光（電磁波）を照射することができる。この場合、光学系にポリゴンミラーやガルバノミラーを用いることが好ましい。
【００８２】
例えば電磁波として、波長３０８ｎｍのＸｅＣｌエキシマレーザを用い、照射する半導体層が単結晶シリコン層である場合、該シリコン層の膜厚が５０ｎｍ〜６０ｎｍにおいては、該シリコン層に与えるエネルギー密度は３００Ｊ／ｃｍ２〜４５０ｍＪ／ｃｍ２の範囲より適宜設定すればよく、該シリコン層の膜厚が６０ｎｍ〜９０ｎｍにおいては、該シリコン層に与えるエネルギー密度は４００Ｊ／ｃｍ２〜６５０ｍＪ／ｃｍ２の範囲より適宜設定すればよく、該シリコン層の膜厚が９０ｎｍ〜１５０ｎｍにおいては、該シリコン層に与えるエネルギー密度は４５０Ｊ／ｃｍ２〜８５０ｍＪ／ｃｍ２の範囲より適宜設定すればよい。
【００８３】
電磁波の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中で電磁波を照射するには、気密性のあるチャンバー内で電磁波を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、電磁波の被照射面に窒素ガスなど不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
【００８４】
酸素を１０ｐｐｍ以下、望ましくは６ｐｐｍ以下とした窒素雰囲気中で、電磁波照射処理を行うと、半導体層表面を比較的平坦とすることができる。一方、酸素を１０％以上含む雰囲気、例えば大気雰囲気中で電磁波照射処理を行うと、前記窒素雰囲気中と比較して低いエネルギーで半導体層の結晶欠陥を低減することができる。
【００８５】
さらに、研磨処理によって半導体層１２２表面を研磨して半導体層１２２表面の凹凸を低減し、表面が平坦化された半導体層１３０を得る（図１（Ｃ）参照。）。従って、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層１３０を有するＳＯＩ基板を作製することができる。研磨処理によって研磨する膜厚は、研磨処理前の半導体層１２２の膜厚とその表面粗さの程度によって適宜設定すればよい。
【００８６】
電磁波を照射された半導体層に対する研磨処理は、半導体層１３０表面の、算術平均粗さＲａが１ｎｍ以下、二乗平均平方根粗さＲｍｓが２ｎｍ以下となるように行う。半導体層１３０表面は、Ｒａが０．８ｎｍ未満、Ｒｍｓが０．９ｎｍ未満が望ましく、Ｒａが０．４ｎｍ以下、Ｒｍｓが０．５ｎｍ以下がより望ましく、さらにはＲａが０．３ｎｍ以下、Ｒｍｓが０．４ｎｍ以下がより望ましい。
【００８７】
研磨処理としては、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法や液体ジェット研磨法を用いることができる。なお、研磨処理前に半導体層表面を洗浄し、清浄化する。洗浄は、メガソニック洗浄や２流体ジェット洗浄等を用いればよく、洗浄により半導体層表面のゴミ等を除去する。また、希フッ酸を用いて半導体層表面上の自然酸化膜等を除去して半導体層を露出させると好適である。研磨処理として、ＣＭＰ法を用いる場合、粒径１０ｎｍ〜２００ｎｍのシリカ等の粉体を、ｐＨ１０〜１４のアルカリ溶液中に分散させたスラリーを用いる。ＣＭＰ法における半導体層に与える圧力は０．００１ＭＰａ〜０．１ＭＰａであればよく、０．００５ＭＰａ〜０．０５ＭＰａが望ましい。スピンドル回転速度（回転数）は１０ｒｐｍ〜１００ｒｐｍであればよく、２０ｒｐｍ〜６０ｒｐｍが望ましい。テーブル回転速度（回転数）は、５ｒｐｍ〜８０ｒｐｍであればよく、１０ｒｐｍ〜４０ｒｐｍが望ましい。ＣＭＰ法の処理条件の一例としては、粒径６０ｎｍのシリカを含むｐＨ１２のスラリー液を用い、圧力０．０１ＭＰａ、スピンドル回転速度（回転数）２０ｒｐｍ、テーブル回転速度（回転数）を２０ｒｐｍとすればよい。
【００８８】
また、電磁波を照射する前にも半導体層表面に研磨処理（又はエッチング処理）を行ってもよい。電磁波を照射する前に半導体層１０２表面に研磨処理（又はエッチング処理）を行う例を図２に示す。
【００８９】
図２（Ａ）は図１（Ａ）と対応しており、支持基板１０１の上に絶縁層１０４が設けられ、半導体基板１０８より分離された半導体層１０２が形成されている。図２（Ａ）に示すように半導体層１０２表面は平坦性が悪く凹凸を有している。なお図１乃至図４の図面において半導体層１０２表面の凹凸形状は、表面が粗く、平坦性が悪いことを特徴的に示しているだけであり、実際の形状はこれに限定されない。
【００９０】
第１の研磨処理によって半導体層１０２表面を研磨して半導体層１０２表面の凹凸を低減し、表面が平坦化された半導体層１２４とする（図２（Ｂ）参照。）。なお、転置後の半導体層に対し、電磁波照射工程の前後で複数研磨処理を行う場合、電磁波照射前の研磨処理を第１の研磨処理、電磁波照射後の研磨処理を第２の研磨処理という。
【００９１】
研磨処理によって研磨する膜厚は、研磨処理前の半導体層１０２の膜厚とその表面粗さの程度によって適宜設定すればよい。例えば半導体層１０２の膜厚が１２０ｎｍであれば、２０ｎｍ〜８０ｎｍ、望ましくは４０ｎｍ〜７０ｎｍ研磨すればよく、一例としては６５ｎｍ研磨し、研磨後の半導体層の膜厚を５５ｎｍとする。また、半導体層１０２の膜厚が７０ｎｍであれば、５ｎｍ〜４０ｎｍ、望ましくは１０ｎｍ〜３０ｎｍ研磨すればよく、一例としては２０ｎｍ研磨し、研磨後の半導体層の膜厚を５０ｎｍとする。
【００９２】
電磁波照射前の膜厚制御などを行う研磨処理のかわりに、エッチング処理によって行ってもよい。エッチング処理はウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせて行うことができる。
【００９３】
研磨処理（又はエッチング処理）によって表面を平坦化された半導体層１２４に電磁波１２５を照射し、半導体層１２３を得る。半導体層１２３は、電磁波の照射によって、少なくとも一部が溶融し、再結晶化することによって結晶欠陥が低減されている。
【００９４】
図２のように、電磁波照射工程の前に、半導体層に研磨処理を行うと以下のような効果を得ることができる。研磨処理により、半導体層表面の平坦化と半導体層の膜厚の制御をすることができる。半導体層表面を平坦化することによって、電磁波の照射工程において半導体層の熱容量を均一化でき、均一な加熱冷却過程、又は溶融及び凝固過程を経ることによって、一様な結晶を形成することができる。また、研磨処理（又は研磨処理ではなく、エッチング処理においても）により半導体層の膜厚を、電磁波のエネルギーを吸収する適切な値にすることによって、効率よく半導体層のエネルギーを与えることができる。さらに、半導体層表面は結晶欠陥が多いため、結晶欠陥の多い表面を除去することによって、電磁波照射後の半導体層中の結晶欠陥を低減することができる。
【００９５】
電磁波の照射により結晶性が改善された半導体層１２３に対して、さらに表面を研磨処理する第２の研磨処理を行い、半導体層１３０を形成する（図２（Ｄ）参照。）。電磁波の照射後に研磨処理を行うことによって、電磁波の照射により生じ得る半導体層１２３表面の凹凸も低減することができ、より平坦性の高い半導体層１３０を得ることができる。
【００９６】
以上のように本実施の形態において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を作製することができる。
【００９７】
ＳＯＩ基板に設けられた半導体層１３０からトランジスタなどの半導体素子を作製することで、ゲート絶縁層の薄膜化およびゲート絶縁層の局在界面準位密度の低減が可能になる。また半導体層１３０の膜厚を薄くすることで、支持基板上に、単結晶半導体層で完全空乏型のトランジスタを作製することができる。
【００９８】
また、本実施の形態において、半導体基板１０８として単結晶シリコン基板を適用した場合は、半導体層１３０として単結晶シリコン層を得ることが可能である。また、本実施の形態に係るＳＯＩ基板の製造方法は、プロセス温度を７００℃以下とすることができるため、支持基板１０１としてガラス基板を適用することができる。すなわち、従来の薄膜トランジスタと同様にガラス基板上に形成することができ、かつ単結晶シリコン層を半導体層に適用することが可能となる。これらのことにより、高速動作が可能で、サブスレッショルド値が低く、電界効果移動度が高く、低消費電圧で駆動可能など高性能、高信頼性のトランジスタをガラス基板等の支持基板上に作製することができる。
【００９９】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１００】
（実施の形態２）
本実施の形態では、高性能及び高信頼性な半導体素子を有する半導体装置を、歩留まりよく作製することを目的とした半導体装置の作製方法の一例としてＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して図５及び図６を用いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１０１】
図５（Ａ）は、支持基板１０１上にブロッキング層１０９、絶縁層１０４、保護層１２１、半導体層１３０が形成されている。半導体層１３０は、図１（Ｃ）、又は図２（Ｄ）と対応しており、ブロッキング層１０９、絶縁層１０４、保護層１２１は図４（Ｃ）と対応している。なお、ここでは図５（Ａ）に示す構成のＳＯＩ基板を適用する例を示すが、本明細書で示すその他の構成のＳＯＩ基板も適用できる。
【０１０２】
半導体層１３０は、半導体基板１０８より分離され、電磁波照射処理及び研磨処理を行っているため、結晶欠陥も低減され、かつ平坦性も高い半導体層１３０である。
【０１０３】
半導体層１３０には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２／ｃｍ２から１×１０１４／ｃｍ２程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物を添加すれば良い。
【０１０４】
半導体層１３０をエッチングして、半導体素子の配置に合わせて島状に分離した半導体層２０５、２０６を形成する（図５（Ｂ）参照。）。
【０１０５】
半導体層上の酸化膜を除去し、半導体層２０５、２０６を覆うゲート絶縁層２０７を形成する。本実施の形態における半導体層２０５、２０６は平坦性が高いため、半導体層２０５、２０６上に形成されるゲート絶縁層が薄膜のゲート絶縁層であっても被覆性よく覆うことができる。従ってゲート絶縁層の被覆不良による特性不良を防ぐことができ、高信頼性の半導体装置を歩留まりよく作製することができる。ゲート絶縁層２０７の薄膜化は、薄膜トランジスタを低電圧で高速に動作させる効果がある。
【０１０６】
ゲート絶縁層２０７は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層２０７は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。
【０１０７】
また、ゲート絶縁層２０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層２０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１０８】
ゲート絶縁層２０７上にゲート電極層２０８及びゲート電極層２０９を形成する（図５（Ｃ）参照。）。ゲート電極層２０８、２０９は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層２０８、２０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層２０８、２０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１０９】
半導体層２０６を覆うマスク２１１を形成する。マスク２１１及びゲート電極層２０８をマスクとして、ｎ型を付与する不純物元素２１０を添加し、第１のｎ型不純物領域２１２ａ、２１２ｂを形成する（図５（Ｄ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いる。ここでは、第１のｎ型不純物領域２１２ａ、２１２ｂに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
【０１１０】
次に、半導体層２０５を覆うマスク２１４を形成する。マスク２１４、ゲート電極層２０９をマスクとしてｐ型を付与する不純物元素２１３を添加し、第１のｐ型不純物領域２１５ａ、第１のｐ型不純物領域２１５ｂを形成する（図５（Ｅ）参照。）。本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてはジボラン（Ｂ２Ｈ６）などを用いる。
【０１１１】
マスク２１４を除去し、ゲート電極層２０８、２０９の側面にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄ、ゲート絶縁層２３３ａ、２３３ｂを形成する（図６（Ａ）参照。）。側壁絶縁層２１６ａ乃至２１６ｄは、ゲート電極層２０８、２０９を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層２０８、２０９の側壁に自己整合的にサイドウォール構造の側壁絶縁層２１６ａ乃至２１６ｄを形成すればよい。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。ゲート絶縁層２３３ａ、２３３ｂはゲート電極層２０８、２０９、及び側壁絶縁層２１６ａ乃至２１６ｄをマスクとしてゲート絶縁層２０７をエッチングして形成することができる。
【０１１２】
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層上の絶縁層を除去し、ゲート電極層を露出させるが、絶縁層をゲート電極層上に残すような形状に側壁絶縁層２１６ａ乃至２１６ｄを形成してもよい。また、後工程でゲート電極層上に保護膜を形成してもよい。このようにゲート電極層を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。また、ソース領域及びドレイン領域にシリサイドを形成する場合、シリサイド形成時に成膜する金属膜とゲート電極層とが接しないので、金属膜の材料とゲート電極層の材料とが反応しやすい材料であっても、化学反応や拡散などの不良を防止することができる。エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。本実施の形態では、ドライエッチング法を用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１１３】
次に半導体層２０６を覆うマスク２１８を形成する。マスク２１８、ゲート電極層２０８、側壁絶縁層２１６ａ、２１６ｂをマスクとしてｎ型を付与する不純物元素２１７を添加し、第２のｎ型不純物領域２１９ａ、２１９ｂ、第３のｎ型不純物領域２２０ａ、２２０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３を用いる。ここでは、第２のｎ型不純物領域２１９ａ、２１９ｂにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層２０５にチャネル形成領域２２１が形成される（図６（Ｂ）参照。）。
【０１１４】
第２のｎ型不純物領域２１９ａ、第２のｎ型不純物領域２１９ｂは高濃度ｎ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｎ型不純物領域２２０ａ、２２０ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域２２０ａ、２２０ｂはゲート電極層２０８に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１１５】
マスク２１８を除去し、半導体層２０５を覆うマスク２２３を形成する。マスク２２３、ゲート電極層２０９、側壁絶縁層２１６ｃ、２１６ｄをマスクとして、ｐ型を付与する不純物元素２２２を添加し、第２のｐ型不純物領域２２４ａ、２２４ｂ、第３のｐ型不純物領域２２５ａ、２２５ｂを形成する。
【０１１６】
第２のｐ型不純物領域２２４ａ、２２４ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第３のｐ型不純物領域２２５ａ、２２５ｂは、側壁絶縁層２１６ｃ、２１６ｄにより、自己整合的に第２のｐ型不純物領域２２４ａ、２２４ｂより低濃度となるように形成する。また、半導体層２０６にチャネル形成領域２２６が形成される（図６（Ｃ）参照。）。
【０１１７】
第２のｐ型不純物領域２２４ａ、２２４ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第３のｐ型不純物領域２２５ａ、２２５ｂは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｐ型不純物領域２２５ａ、２２５ｂはゲート電極層２０９に覆われていないＬｏｆｆ領域に形成されるため、オフ電流を低減する効果がある。この結果、さらに信頼性の高く、低消費電力の半導体装置を作製することが可能である。
【０１１８】
マスク２２３を除去し、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
【０１１９】
次いで、ゲート電極層、ゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、保護膜となる水素を含む絶縁膜２２７と、絶縁層２２８との積層構造とする。絶縁膜２２７と絶縁層２２８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜でもよく、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。
【０１２０】
さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜２２７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で１時間加熱処理を行う。
【０１２１】
絶縁膜２２７、絶縁層２２８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザンを用いることができる。平坦性のよい塗布法によってされる塗布膜を用いてもよい。
【０１２２】
絶縁膜２２７、絶縁層２２８は、ディップ、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜２２７、絶縁層２２８を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。
【０１２３】
次いで、レジストからなるマスクを用いて絶縁膜２２７、絶縁層２２８に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。エッチングによって、絶縁膜２２７、絶縁層２２８を除去し、ソース領域又はドレイン領域である第２のｎ型不純物領域２１９ａ、２１９ｂ、第２のｐ型不純物領域２２４ａ、２２４ｂに達する開口を形成する。エッチングは、ウェットエッチングでもドライエッチングでもよく、両方用いてもよい。ウェットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
【０１２４】
開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層として機能する配線層２２９ａ、２２９ｂ、２３０ａ、２３０ｂを形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
【０１２５】
以上の工程でＣＭＯＳ構造のｎチャネル型薄膜トランジスタである薄膜トランジスタ２３１及びｐチャネル型薄膜トランジスタである薄膜トランジスタ２３２を含む半導体装置を作製することができる（図６（Ｄ）参照。）。図示しないが、本実施の形態はＣＭＯＳ構造であるため、薄膜トランジスタ２３１と薄膜トランジスタ２３２とは電気的に接続している。
【０１２６】
本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２７】
以上のように本実施の形態において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を用いて高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１２８】
（実施の形態３）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（液晶表示装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図７を用いて説明する。詳しくは表示素子に液晶表示素子を用いる液晶表示装置について説明する。
【０１２９】
図７（Ａ）は、本発明の一形態である半導体装置の上面図であり、図７（Ｂ）は図７（Ａ）線Ｃ−Ｄにおける断面図である。
【０１３０】
図７（Ａ）で示すように、画素領域３０６、走査線駆動回路である駆動回路領域３０４ａ、駆動回路領域３０４ｂが、シール材３９２によって、支持基板３１０と対向基板３９５との間に封止され、支持基板３１０上にドライバＩＣによって形成された信号線駆動回路である駆動回路領域３０７が設けられている。画素領域３０６にはトランジスタ３７５及び容量素子３７６が設けられ、駆動回路領域３０４ｂにはトランジスタ３７３及びトランジスタ３７４を有する駆動回路が設けられている。本実施の形態の半導体装置においても実施の形態１で示す本発明を用いた高性能及び高信頼性のＳＯＩ基板を適用する。
【０１３１】
画素領域３０６には、ブロッキング層３１１、絶縁層３１４、保護層３１３を介してスイッチング素子となるトランジスタ３７５が設けられている。本実施の形態では、トランジスタ３７５にマルチゲート型薄膜トランジスタ（ＴＦＴ）を用い、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層を有し、ソース電極層又はドレイン電極層は、半導体層の不純物領域と画素電極層ともいわれる表示素子に用いる電極層３２０に接して電気的に接続している。
【０１３２】
半導体層中の不純物領域は、その濃度を制御することにより高濃度不純物領域及び低濃度不純物領域とすることができる。このように低濃度不純物領域を有する薄膜トランジスタを、ＬＤＤ（Ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造と呼ぶ。また低濃度不純物領域は、ゲート電極と重なるように形成することができ、このような薄膜トランジスタを、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｅｄ ＬＤＤ）構造と呼ぶ。また薄膜トランジスタの極性は、不純物領域にリン（Ｐ）等を用いることによりｎ型とする。ｐ型とする場合は、ボロン（Ｂ）等を添加すればよい。その後、ゲート電極等を覆う絶縁膜３１７及び絶縁膜３１８を形成する。
【０１３３】
さらに平坦性を高めるため、層間絶縁膜として絶縁膜３１９を形成する。絶縁膜３１９には、有機材料、又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、ポリシラザン、窒素含有炭素（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン樹脂などを用いることができる。
【０１３４】
半導体素子に用いる半導体層を、本発明を用いた実施の形態１と同様に形成するので、単結晶半導体基板より分離した単結晶半導体層とすることができ、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域３０６のトランジスタと、駆動回路領域３０４ｂのトランジスタとは同時に形成される。もちろん、駆動回路領域３０７も同様に同一基板上に一体形成してもよい。駆動回路領域３０４ｂに用いるトランジスタは、ＣＭＯＳ回路を構成する。ＣＭＯＳ回路を構成する薄膜トランジスタは、ＧＯＬＤ構造であるが、トランジスタ３７５のようなＬＤＤ構造を用いることもできる。
【０１３５】
次に、表示素子に用いる電極層３２０及び絶縁膜３１９を覆うように、印刷法や液滴吐出法により、配向膜として機能する絶縁層３８１を形成する。なお、絶縁層３８１は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。このラビング処理は液晶のモード、例えばＶＡモードのときには処理を行わないときがある。配向膜として機能する絶縁層３８３も絶縁層３８１と同様である。続いて、シール材３９２を液滴吐出法により画素を形成した周辺の領域に形成する。
【０１３６】
その後、配向膜として機能する絶縁層３８３、対向電極層ともいわれる表示素子に用いる電極層３８４、カラーフィルタとして機能する着色層３８５、及び偏光子３９１（偏光板ともいう）が設けられた対向基板３９５と、ＴＦＴ基板である支持基板３１０とをスペーサ３８７を介して貼り合わせ、その空隙に液晶層３８２を設ける。本実施の形態の半導体装置は透過型であるため、支持基板３１０の素子を有する面と反対側にも偏光子（偏光板）３９３を設ける。偏光子と着色層の積層構造も図７に限定されず、偏光子及び着色層の材料や作製工程条件によって適宜設定すればよい。偏光子は、接着層によって基板に設けることができる。シール材にはフィラーが混入されていても良く、さらに対向基板３９５には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、カラーフィルタ等は、液晶表示装置をフルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を呈する材料から形成すればよく、モノカラー表示とする場合、着色層を無くす、もしくは少なくとも一つの色を呈する材料から形成すればよい。また、半導体装置の視認側、反射防止機能を有する反射防止膜を設けてもよい。偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０１３７】
なお、バックライトにＲＧＢの発光ダイオード（ＬＥＤ）等を配置し、時分割によりカラー表示する継時加法混色法（フィールドシーケンシャル法）を採用するときには、カラーフィルタを設けない場合がある。ブラックマトリクスは、トランジスタやＣＭＯＳ回路の配線による外光の反射を低減するため、トランジスタやＣＭＯＳ回路と重なるように設けるとよい。なお、ブラックマトリクスは、容量素子に重なるように形成してもよい。容量素子を構成する金属膜による反射を防止することができるからである。
【０１３８】
液晶層を形成する方法として、ディスペンサ式（滴下式）や、素子を有する支持基板３１０と対向基板３９５とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。滴下法は、注入法を適用しづらい大型基板を扱うときに適用するとよい。
【０１３９】
スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これをエッチング加工して形成する方法を採用する。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに半導体装置としての機械的な強度を確保することができる。スペーサの形状は円錐状、角錐状なども用いることができ、特別な限定はない。
【０１４０】
続いて、画素領域と電気的に接続されている端子電極層３７８に、異方性導電体層３９６を介して、接続用の配線基板であるＦＰＣ３９４を設ける。ＦＰＣ３９４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する半導体装置を作製することができる。
【０１４１】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。
【０１４２】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１４３】
（実施の形態４）
本発明を適用して発光素子を有する半導体装置を形成することができるが、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。本実施の形態では、下面放射型、両面放射型、上面放射型の高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）を歩留まり良く生産することを目的とした半導体装置の作製方法の例を、図８、図９、図１０を用いて説明する。
【０１４４】
図８の半導体装置は、矢印の方向に下面射出する構造である。図８において、図８（Ａ）は半導体装置の平面図であり、図８（Ｂ）は、図８（Ａ）において線Ｅ−Ｆの断面図である。図８において半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。
【０１４５】
図８に示す半導体装置は、素子基板６００、薄膜トランジスタ６５５、薄膜トランジスタ６７７、薄膜トランジスタ６６７、薄膜トランジスタ６６８、第１の電極層６８５と発光層６８８と第２の電極層６８９とを含む発光素子６９０、充填材６９３、シール材６９２、ブロッキング層６０１、絶縁層６０４、酸化膜６０３、ゲート絶縁層６７５、絶縁膜６０７、絶縁膜６６５、絶縁層６８６、封止基板６９５、配線層６７９、端子電極層６７８、異方性導電層６９６、ＦＰＣ６９４によって構成されている。半導体装置は、外部端子接続領域２５２、封止領域２５３、駆動回路領域２５４、画素領域２５６を有している。充填材６９３は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板６００と封止基板６９５を貼り合わして半導体装置（発光表示装置）を封止する。
【０１４６】
図８の半導体装置において、第１の電極層６８５は、発光素子６９０より射出する光を透過できるように、透光性を有する導電性材料を用い、一方第２の電極層６８９は発光素子６９０より射出する光を反射する、反射性を有する導電性材料を用いて形成する。
【０１４７】
第２の電極層６８９としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いる。
【０１４８】
第１の電極層６８５に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１４９】
図９の半導体装置は、矢印の方向に上面射出する構造である。図９に示す半導体装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４、第１の電極層１６１７、発光層１６１９、第２の電極層１６２０、充填材１６２２、シール材１６３２、ブロッキング層１６０１、絶縁層１６０４、酸化膜１６０３、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。
【０１５０】
図９において半導体装置は、外部端子接続領域２８２、封止領域２８３、駆動回路領域２８４、画素領域２８６を有している。図９の半導体装置は、第１の電極層１６１７の下に、反射性を有する金属層である配線層１６２４を形成する。配線層１６２４の上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよい。また、第１の電極層１６１７にも導電膜を用いてもよく、その場合、反射性を有する配線層１６２４は設けなくてもよい。
【０１５１】
第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１５２】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１６１７、第２の電極層１６２０から光を放射することが可能となる。また、第１の電極層１６１７、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０１５３】
図１０に示す半導体装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、第１の電極層１３１７、発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、ブロッキング層１３０１、絶縁層１３０４、酸化膜１３０３、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。半導体装置は、外部端子接続領域２７２、封止領域２７３、駆動回路領域２７４、画素領域２７６を有している。
【０１５４】
図１０の半導体装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２５側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。
【０１５５】
本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。
【０１５６】
また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。
【０１５７】
以上のように、図１０の半導体装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。
【０１５８】
発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０１５９】
封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
【０１６０】
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
【０１６１】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０１６２】
単結晶半導体層を用いることにより、画素領域と駆動回路領域を同一基板上に一体形成することができる。その場合、画素領域のトランジスタと、駆動回路領域のトランジスタとは同時に形成される。
【０１６３】
図８乃至図１０に示す本実施の形態の半導体装置に設けられるトランジスタは、実施の形態２で示したトランジスタと同様に作製することができる。
【０１６４】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。
【０１６５】
従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０１６６】
本実施の形態は、上記の実施の形態１と適宜組み合わせることができる。
【０１６７】
（実施の形態５）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置（表示装置、発光装置ともいう）の例について説明する。詳しくは表示素子に発光素子を用いる発光表示装置について説明する。
【０１６８】
本実施の形態では、本発明の表示装置の表示素子として適用することのできる発光素子の構成を、図１３を用いて説明する。
【０１６９】
図１３は発光素子の素子構造であり、第１の電極層８７０と第２の電極層８５０との間に、ＥＬ層８６０が挟持されている発光素子である。ＥＬ層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されている。図１３において第２の層８０３は発光層であり、第１の層８０４及び第３の層８０２は機能層である。
【０１７０】
第１の層８０４は、第２の層８０３に正孔（ホール）を輸送する機能を担う層である。図１３では第１の層８０４に含まれる正孔注入層は、正孔注入性の高い物質を含む層である。モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等を用いることができる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）等の高分子等によっても第１の層８０４を形成することができる。
【０１７１】
また、正孔注入層として、有機化合物と無機化合物とを複合してなる複合材料を用いることができる。特に、有機化合物と、有機化合物に対して電子受容性を示す無機化合物とを含む複合材料は、有機化合物と無機化合物との間で電子の授受が行われ、キャリア密度が増大するため、正孔注入性、正孔輸送性に優れている。
【０１７２】
また、正孔注入層として有機化合物と無機化合物とを複合してなる複合材料を用いた場合、電極層とオーム接触をすることが可能となるため、仕事関数に関わらず電極層を形成する材料を選ぶことができる。
【０１７３】
複合材料に用いる無機化合物としては、遷移金属の酸化物であることが好ましい。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。中でも特に、酸化モリブデンは大気中で安定であり、吸湿性が低く、扱いやすいため好ましい。
【０１７４】
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。以下では、複合材料に用いることのできる有機化合物を具体的に列挙する。
【０１７５】
例えば、芳香族アミン化合物としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
【０１７６】
複合材料に用いることのできるカルバゾール誘導体としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等を挙げることができる。
【０１７７】
また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
【０１７８】
また、複合材料に用いることのできる芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフチル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
【０１７９】
なお、複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル基を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
【０１８０】
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
【０１８１】
図１３では第１の層８０４に含まれる正孔輸送層を形成する物質としては、正孔輸送性の高い物質、具体的には、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物であることが好ましい。広く用いられている材料として、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、その誘導体である４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（以下、ＮＰＢと記す）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。なお、正孔輸送層は、単層のものだけでなく、上記物質の混合層、あるいは二層以上積層したものであってもよい。
【０１８２】
第３の層８０２は、第２の層８０３に電子を輸送、注入する機能を担う層である。図１３では第３の層８０２に含まれる電子輸送層について説明する。電子輸送層は、電子輸送性の高い物質を用いることができる。例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。また、この他ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子の輸送性の高い物質であれば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層のものだけでなく、上記物質からなる層が二層以上積層したものとしてもよい。
【０１８３】
図１３では第３の層８０２に含まれる電子注入層について説明する。電子注入層は、電子注入性の高い物質を用いることができる。電子注入層としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属又はそれらの化合物を用いることができる。例えば、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属又はそれらの化合物を含有させたもの、例えばＡｌｑ中にマグネシウム（Ｍｇ）を含有させたもの等を用いることができる。なお、電子注入層として、電子輸送性を有する物質からなる層中にアルカリ金属又はアルカリ土類金属を含有させたものを用いることにより、電極層からの電子注入が効率良く行われるためより好ましい。
【０１８４】
次に、発光層である第２の層８０３について説明する。発光層は発光機能を担う層であり、発光性の有機化合物を含む。また、無機化合物を含む構成であってもよい。発光層は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、発光層は、膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。
【０１８５】
発光層に用いられる有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
【０１８６】
発光層を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１８７】
また、発光層においては、上述した発光を示す有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように有機化合物以外に添加する有機化合物は、有機化合物を効率良く発光させるため、有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ有機化合物よりも多く添加されていることが好ましい（それにより、有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。
【０１８８】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素領域の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素領域（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０１８９】
発光層で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０１９０】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１９１】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１９２】
発光層で用いられる無機化合物としては、有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。
【０１９３】
なお、発光層は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、電子注入用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１９４】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する半導体装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光素子を有する半導体装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０１９５】
よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。
【０１９６】
単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、素子基板へ貼り合わせればよい。
【０１９７】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの半導体装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０１９８】
第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極（電位が高い電極層）、又は陰極（電位が低い電極層）となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１３（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１３（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４の正孔注入、正孔輸送特性や、第３の層８０２の電子注入性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。
【０１９９】
図１３（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、または窒化チタン、ＴｉＳｉＸＮＹ、ＷＳｉＸ、窒化タングステン、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【０２００】
また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両面放射構造とすることができる。
【０２０１】
なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。
【０２０２】
図１３（Ｂ）は、ＥＬ層８６０が、第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で構成されているケースである。
【０２０３】
図１３（Ｃ）は、図１３（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１３（Ｄ）は、図１３（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。
【０２０４】
なお、ＥＬ層８６０に有機化合物と無機化合物が混合させて設ける場合、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。
【０２０５】
第１の電極層８７０および第２の電極層８５０の作製方法としては、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、印刷法、ディスペンサ法または液滴吐出法などを用いることができる。
【０２０６】
本実施の形態は、実施の形態１及び実施の形態４と適宜組み合わせることができる。
【０２０７】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０２０８】
（実施の形態６）
本実施の形態では、高性能及び高信頼性を付与された半導体装置として表示機能を有する半導体装置の他の例を説明する。本実施の形態では、本発明の半導体装置における発光素子に適用することのできる他の構成を、図１１及び図１２を用いて説明する。
【０２０９】
エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２１０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。
【０２１１】
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
【０２１２】
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
【０２１３】
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
【０２１４】
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。
【０２１５】
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。上記ハロゲン元素は電荷補償として機能することができる。
【０２１６】
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
【０２１７】
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
【０２１８】
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
【０２１９】
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
【０２２０】
薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。
【０２２１】
図１１（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図１１（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５２、第２の電極層５３を含む。
【０２２２】
図１１（Ｂ）及び図１１（Ｃ）に示す発光素子は、図１１（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１１（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図１１（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０２２３】
また、図１１（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。
【０２２４】
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
【０２２５】
分散型無機ＥＬの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
【０２２６】
図１２（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図１２（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。
【０２２７】
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
【０２２８】
バインダに含まれる無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。
【０２２９】
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
【０２３０】
図１２（Ｂ）及び図１２（Ｃ）に示す発光素子は、図１２（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図１２（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図１２（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。
【０２３１】
また、図１２（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。
【０２３２】
図１１（Ｂ）（Ｃ）における絶縁層５４、５４ａ、５４ｂ、図１２（Ｂ）（Ｃ）における絶縁層６４、６４ａ、６４ｂのような絶縁層は、特に限定されることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。
【０２３３】
本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
【０２３４】
本実施の形態は、実施の形態１及び実施の形態４と適宜組み合わせるこができる。
【０２３５】
本実施の形態の半導体装置においても、実施の形態１で示したように、半導体基板より分離し、支持基板上に接合した後、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高められた半導体層を有するＳＯＩ基板を用いることができる。従って、高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【０２３６】
（実施の形態７）
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
【０２３７】
図１６はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。
【０２３８】
その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２３９】
チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカ１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。
【０２４０】
表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図３のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図３のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、図７のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
【０２４１】
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から純に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
【０２４２】
図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２４３】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
【０２４４】
図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。
【０２４５】
本発明により、表示機能を有する高性能かつ高信頼性の半導体装置を、生産性よく作製することができる。よって高性能、高信頼性のテレビジョン装置を生産性よく作製することができる。
【０２４６】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
【０２４７】
（実施の形態８）
本実施の形態では、高性能、かつ高い信頼性を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
【０２４８】
図１７は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイクロプロセッサ５００は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０（ＲＯＭ Ｉ／Ｆ）を有している。
【０２４９】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１７に示すマイクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
【０２５０】
このようなマイクロプロセッサ５００は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
【０２５１】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１８を参照して説明する。図１８は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９と、変調回路５２０、電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
【０２５２】
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９はＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
【０２５３】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０２５４】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０２５５】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット５２５が実行する方式を適用することができる。
【０２５６】
このようなＲＦＣＰＵ５１１は、ガラス基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部５２９を小型化しても長時間の動作を保証することができる。
【０２５７】
（実施の形態９）
本実施の形態を図１４を用いて説明する。本実施の形態は、実施の形態１乃至８で作製する半導体装置を有するパネルを用いたモジュールの例を示す。本実施の形態では、高性能で、かつ高信頼性を付与することを目的とした半導体装置を有するモジュールの例を説明する。
【０２５８】
図１４（Ａ）に示す情報端末のモジュールは、プリント配線基板９４６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９４６に接続されている。
【０２５９】
パネル９００には、発光素子が各画素に設けられた画素領域９０５と、前記画素領域９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
【０２６０】
プリント配線基板９４６に備えられたインターフェース（Ｉ／Ｆ）９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。
【０２６１】
なお、本実施の形態ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
【０２６２】
図１４（Ｂ）は、図１４（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０２６３】
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９０４に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
【０２６４】
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦、レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方、デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１などに送る。
【０２６５】
メモリ９１１、送受信回路９０４、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０２６６】
入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
【０２６７】
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
【０２６８】
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
【０２６９】
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
【０２７０】
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０２７１】
（実施の形態１０）
本実施の形態を図１４及び図１５を用いて説明する。図１５は、この実施の形態９で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング１００１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング１００１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
【０２７２】
パネル９００を固定したハウジング１００１はプリント配線基板９４６に嵌着されモジュールとして組み立てられる。プリント配線基板９４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等が実装されている。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９４６に接続される。
【０２７３】
このようなモジュール９９９、入力手段９９８、バッテリ９９７は筐体９９６に収納される。パネル９００の画素領域は筐体９９６に形成された開口窓から視認できように配置されている。
【０２７４】
図１５で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。
【０２７５】
（実施の形態１１）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
【０２７６】
その様な本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ））等が挙げられる。その具体例について、図１９を参照して説明する。
【０２７７】
図１９（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
【０２７８】
図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
【０２７９】
図１９（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯電話機を提供することができる。
【０２８０】
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
【０２８１】
図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。その結果、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
【０２８２】
また、本発明の半導体装置は、照明装置として用いることもできる。本発明を適用した半導体装置は、小型の電気スタンドや室内の大型な照明装置として用いることもできる。さらに、本発明の半導体装置を液晶表示装置のバックライトとして用いることもできる。
【０２８３】
このように、本発明の半導体装置により、高性能であり、かつ信頼性の高い電子機器を提供することができる。
【実施例１】
【０２８４】
本実施例では、本発明を用いて薄膜トランジスタを作製し、その電気特性の評価を行った結果を示す。
【０２８５】
実施例Ａとして、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対してレーザ光照射工程を行い、さらにＣＭＰ法により研磨工程を行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。
【０２８６】
実施例Ｂとして、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対して、エッチング処理を行い、レーザ光照射工程を行い、さらにＣＭＰ法により研磨工程を行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。
【０２８７】
さらに、比較例として、単結晶シリコン基板より分離し、ガラス基板に接合したシリコン層に対してレーザ光照射工程のみを行ったシリコン層を用いてトップゲート型のプラナー構造のｎチャネル型薄膜トランジスタを作製した。比較例、実施例Ａ、実施例Ｂにおけるトランジスタの構造は、ガラス基板上に、酸化シリコン層（膜厚５０ｎｍ）、窒化酸化シリコン層（膜厚５０ｎｍ）、酸化窒化シリコン層（膜厚５０ｎｍ）、シリコン層（膜厚５５ｎｍ）が順に積層されており、シリコン層上にゲート絶縁層（膜厚１０ｎｍの酸化シリコン層と７０ｎｍの酸化窒化シリコン層の積層）、ゲート絶縁層上にゲート電極層（膜厚３０ｎｍの窒化タンタル層と膜厚３７０ｎｍのタングステン層との積層）、シリコン層のソース領域及びドレイン領域（リンをｎ型を付与する不純物元素として含む不純物領域）に接続するソース電極層及びドレイン電極層（膜厚６０ｎｍのチタン層、膜厚４０ｎｍの窒化チタン層、膜厚３００ｎｍのアルミニウム層、膜厚１００ｎｍのチタン層の順に積層）を含む。さらにトランジスタ上は層間絶縁層（膜厚５０ｎｍの酸化窒化珪素膜、膜厚１００ｎｍの窒化珪素膜、膜厚６００ｎｍの酸化珪素膜の順に積層）が形成されている。
【０２８８】
以下、作製工程の詳細な条件を示す。
【０２８９】
実施例Ａ、実施例Ｂ、比較例においてレーザ光照射工程で用いたレーザの仕様は、ＸｅＣｌエキシマレーザ、波長３０８ｎｍ、パルス幅２５ｎｓｅｃ、繰り返し周波数３０Ｈｚとした。
【０２９０】
レーザ光は、シリンドリカルレンズなどを含んだ光学系により、レーザ光スポットが線状の線状レーザ光とする。レーザ光に対して半導体層を有する基板を相対的に移動しながら、レーザ光を照射する。このときレーザ光の走査速度は、１．０ｍｍ／ｓｅｃとし、同じ領域に１２ショット、レーザ光が照射されるようにする。
【０２９１】
また、レーザ光の雰囲気は窒素雰囲気とし、レーザ光のエネルギー密度を約６２０ｍＪ／ｃｍ２〜７１０ｍＪ／ｃｍ２の範囲で行った。
【０２９２】
実施例Ａ、実施例Ｂにおいて研磨処理工程で用いたＣＭＰ法の条件は、研磨布（ニッタ・ハース株式会社製ＩＣ１４００）、スラリー液（ニッタ・ハース株式会社製ＮＰ８０２０、粒径６０ｎｍ、２０倍希釈）、スラリー流量１００ｍｌ／ｍｉｎ、研磨圧０．０１ＭＰａ、スピンドル回転数２０ｒｐｍ、テーブル回転数２０ｒｐｍ、処理時間３．４ｍｉｎとした。実施例Ａ及び実施例Ｂにおいてシリコン層に対して研磨処理工程を行うことにより、シリコン層の膜厚を５５ｎｍにした。
【０２９３】
実施例Ｂにおいてエッチング工程で用いたエッチング条件は、コイル型の電極に投入する電力１５０Ｗ、下部電極に投入する電力４０Ｗ、反応圧力１．０Ｐａ、エッチングガス（塩素の流量）１００ｓｃｃｍとした。実施例Ｂにおいてシリコン層に対してドライエッチングを行うことにより、シリコン層の膜厚を９５ｎｍにした。
【０２９４】
実施例Ａ、実施例Ｂ、及び比較例のレーザエネルギー密度とＳ値（サブスレッシュルド係数）との関係を図２１に示す。図２１において、比較例は菱形のドット、実施例Ａは丸印のドット、実施例Ｂはばつ印のドットでそれぞれ示されている。
【０２９５】
図２１で示すとおり、Ｓ値は比較例が一番大きく、実施例Ａ、さらに実施例Ｂとより小さくなっており、本発明を用いることで薄膜トランジスタの電気的特性が向上することが確認できた。
【０２９６】
以上のように本実施例において、電磁波の照射と研磨処理によって、結晶欠陥が低減され、かつ平坦性も高い半導体層を有するＳＯＩ基板を用いて高性能及び高信頼性な半導体装置を歩留まり良く作製することができる。
【図面の簡単な説明】
【０２９７】
【図１】本発明のＳＯＩ基板の製造方法を説明する図。
【図２】本発明のＳＯＩ基板の製造方法を説明する図。
【図３】本発明のＳＯＩ基板の製造方法を説明する図。
【図４】本発明のＳＯＩ基板の製造方法を説明する図。
【図５】本発明の半導体装置の作製方法を説明する図。
【図６】本発明の半導体装置の作製方法を説明する図。
【図７】本発明の半導体装置を説明する図。
【図８】本発明の半導体装置を説明する図。
【図９】本発明の半導体装置を説明する図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明に適用できる発光素子の構成を説明する図。
【図１２】本発明に適用できる発光素子の構成を説明する図。
【図１３】本発明に適用できる発光素子の構成を説明する図。
【図１４】本発明が適用される電子機器を示す図。
【図１５】本発明が適用される電子機器を示す図。
【図１６】本発明が適用される電子機器の主要な構成を示すブロック図。
【図１７】半導体基板により得られるマイクロプロセッサの構成を示すブロック図。
【図１８】半導体基板により得られるＲＦＣＰＵの構成を示すブロック図。
【図１９】本発明が適用される電子機器を示す図。
【図２０】本発明が適用される電子機器を示す図。
【図２１】比較例、実施例Ａ、実施例Ｂの薄膜トランジスタにおけるレーザエネルギー密度とＳ値の関係を示すグラフ。
【特許請求の範囲】
【請求項１】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項３】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面に第１の研磨処理を行い、
前記第１の研磨処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に第２の研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項４】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面に第１の研磨処理を行い、
前記第１の研磨処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に第２の研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項５】
請求項３または請求項４において、前記第１の研磨処理及び前記第２の研磨処理は化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により行うことを特徴とするＳＯＩ基板の製造方法。
【請求項６】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面にエッチング処理を行い、
前記エッチング処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項７】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面にエッチング処理を行い、
前記エッチング処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項８】
請求項１、請求項２、請求項６、及び請求項７のいずれか一項において、前記研磨処理は化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により行うことを特徴とするＳＯＩ基板の製造方法。
【請求項９】
請求項１、請求項３、及び請求項６のいずれか一項において、前記半導体基板の一つの面上に保護層を形成し、前記半導体基板に、前記半導体基板の一つの面上に形成された前記保護層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成することを特徴とするＳＯＩ基板の製造方法。
【請求項１０】
請求項２、請求項４、及び請求項７のいずれか一項において、前記半導体基板の一つの面上に保護層を形成し、前記保護層上に前記絶縁層を形成することを特徴とするＳＯＩ基板の製造方法。
【請求項１１】
請求項９または請求項１０において、前記保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造とすることを特徴とするＳＯＩ基板の製造方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記電磁波はレーザ光であることを特徴とするＳＯＩ基板の製造方法。
【請求項１３】
請求項１乃至１２のいずれか一項において、前記電磁波を照射することにより前記半導体層の少なくとも一部を溶融することを特徴とするＳＯＩ基板の製造方法。
【請求項１４】
請求項１３において、フラッシュアニールにより前記半導体層の少なくとも一部を溶融することを特徴とするＳＯＩ基板の製造方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記電磁波を照射する雰囲気は酸素を１０％以上含むことを特徴とするＳＯＩ基板の製造方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記電磁波を照射する雰囲気に含まれる酸素を１０ｐｐｍ以下とすることを特徴とするＳＯＩ基板の製造方法。
【請求項１７】
請求項１乃至１６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１乃至１６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記半導体層を用いて半導体素子を形成し、
前記半導体素子と電気的に接続する表示素子を形成することを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１８において、前記表示素子として液晶表示素子を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１８において、前記表示素子として発光素子を形成することを特徴とする半導体装置の作製方法。
【請求項１】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項３】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面に第１の研磨処理を行い、
前記第１の研磨処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に第２の研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項４】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面に第１の研磨処理を行い、
前記第１の研磨処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に第２の研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項５】
請求項３または請求項４において、前記第１の研磨処理及び前記第２の研磨処理は化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により行うことを特徴とするＳＯＩ基板の製造方法。
【請求項６】
半導体基板の一つの面からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板の一つの面上、又は支持基板上のどちらか一方に絶縁層を形成し、
前記半導体基板と前記支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面にエッチング処理を行い、
前記エッチング処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項７】
半導体基板の一つの面上に絶縁層を形成し、
前記半導体基板に、前記半導体基板の一つの面上に形成された前記絶縁層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成し、
前記半導体基板と支持基板を、前記絶縁層を挟んで重ね合わせた状態で、前記脆化層に亀裂を生じさせ、前記半導体基板を前記脆化層で分離する熱処理を行い、前記半導体基板より半導体層を前記支持基板上に形成し、
前記半導体層表面にエッチング処理を行い、
前記エッチング処理を行った半導体層に電磁波を照射し、
前記電磁波を照射した半導体層表面に研磨処理を行うことを特徴とするＳＯＩ基板の製造方法。
【請求項８】
請求項１、請求項２、請求項６、及び請求項７のいずれか一項において、前記研磨処理は化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により行うことを特徴とするＳＯＩ基板の製造方法。
【請求項９】
請求項１、請求項３、及び請求項６のいずれか一項において、前記半導体基板の一つの面上に保護層を形成し、前記半導体基板に、前記半導体基板の一つの面上に形成された前記保護層からイオンを照射して、前記半導体基板の一つの面から一定の深さに脆化層を形成することを特徴とするＳＯＩ基板の製造方法。
【請求項１０】
請求項２、請求項４、及び請求項７のいずれか一項において、前記半導体基板の一つの面上に保護層を形成し、前記保護層上に前記絶縁層を形成することを特徴とするＳＯＩ基板の製造方法。
【請求項１１】
請求項９または請求項１０において、前記保護層は、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一層又は複数の層による積層構造とすることを特徴とするＳＯＩ基板の製造方法。
【請求項１２】
請求項１乃至１１のいずれか一項において、前記電磁波はレーザ光であることを特徴とするＳＯＩ基板の製造方法。
【請求項１３】
請求項１乃至１２のいずれか一項において、前記電磁波を照射することにより前記半導体層の少なくとも一部を溶融することを特徴とするＳＯＩ基板の製造方法。
【請求項１４】
請求項１３において、フラッシュアニールにより前記半導体層の少なくとも一部を溶融することを特徴とするＳＯＩ基板の製造方法。
【請求項１５】
請求項１乃至１４のいずれか一項において、前記電磁波を照射する雰囲気は酸素を１０％以上含むことを特徴とするＳＯＩ基板の製造方法。
【請求項１６】
請求項１乃至１５のいずれか一項において、前記電磁波を照射する雰囲気に含まれる酸素を１０ｐｐｍ以下とすることを特徴とするＳＯＩ基板の製造方法。
【請求項１７】
請求項１乃至１６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記半導体層を用いて半導体素子を形成することを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１乃至１６のいずれか一項に記載のＳＯＩ基板の製造方法において形成する前記半導体層を用いて半導体素子を形成し、
前記半導体素子と電気的に接続する表示素子を形成することを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１８において、前記表示素子として液晶表示素子を形成することを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１８において、前記表示素子として発光素子を形成することを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００９−３３１３６（Ｐ２００９−３３１３６Ａ）
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願番号】特願２００８−１６６９３１（Ｐ２００８−１６６９３１）
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願日】平成２０年６月２６日（２００８．６．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]