スピンFET及びスピンメモリ
【課題】スピンFET/スピンメモリの低消費電力と高信頼性を実現する。
【解決手段】本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層12と、磁化方向が変化する磁気フリー層13と、磁気固着層12と磁気フリー層13との間のチャネルと、チャネル上にゲート絶縁層18を介して配置されるゲート電極19と、磁気フリー層13上に配置され、電場により磁化方向が変化する磁性層15とを備える。
【解決手段】本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層12と、磁化方向が変化する磁気フリー層13と、磁気固着層12と磁気フリー層13との間のチャネルと、チャネル上にゲート絶縁層18を介して配置されるゲート電極19と、磁気フリー層13上に配置され、電場により磁化方向が変化する磁性層15とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、新しい原理に基づいたスピンFET(spin field effect transistor)及びスピンメモリに関する。
【背景技術】
【0002】
近年、電子のスピン自由度を利用したスピンエレクトロニクスデバイスの実用化を目指して研究開発が日々盛んに行われている。例えば、磁気ランダムアクセスメモリ(MRAM: magnetic random access memory)や、ハードディスクの再生磁気ヘッドなどのTMR(tunnel magneto-resistance)効果を利用するデバイスは、その代表例である。
【0003】
最近では、次世代スピンデバイスとしてスピンFETが提案されている。
【0004】
スピンFETは、2値データを記憶する磁気記録部を有する点に特長を有し、メモリセルや、リコンフィギャブル(re-configurable)なロジック回路の構成要素などに使用される。スピンFETによりロジック回路を構成する場合、1種類の回路の磁気記録部のデータを書き換えるだけで、AND、NOR、OR、EX-ORなどの全てのロジックを選択的に実現できる可能性がある。
【0005】
これが実現されると、ロジック回路の種類に応じてトランジスタのレイアウトを変える必要がなくなるため、設計/開発期間の大幅な短縮と製造コストの大幅な削減が図れる。
【0006】
従って、このようなロジック回路を磁気ランダムアクセスメモリや強誘電体メモリ(FeRAM: ferroelectric random access memory)などの不揮発性半導体メモリと組み合わせて使用することが検討されている。
【0007】
しかし、現状のスピンFETでは、磁気記録部に対するデータ書き込みを電流磁場(書き込み電流により発生する磁場)又はスピン注入電流(スピン偏極電子)により行っている。
【0008】
このため、前者の電流磁場を使用する場合には、素子サイズが小さくなると、書き込み電流の値が大きくなって消費電力が増大する、という問題が発生し、後者のスピン注入電流を使用する場合には、データ書き込みに大きな電流密度を必要とするためにトンネルバリアの破壊という信頼性上の問題が発生する。
【0009】
このような問題は、電子のスピン自由度を利用して書き込み/読み出しを行うスピンメモリにおいても同様に生じる。
【非特許文献1】JAP97, 10C514 (2005)
【非特許文献2】Science 30, 2004 vol.303 pp.661.
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の例では、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現し、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現する。
【課題を解決するための手段】
【0011】
本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のチャネルと、チャネル上にゲート絶縁層を介して配置されるゲート電極と、磁気フリー層上に配置され、電場により磁化方向が変化する磁性層とを備える。
【0012】
本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のチャネルと、チャネル上にゲート絶縁層を介して配置されるゲート電極とを備え、磁気フリー層は、電場により磁化方向が変化する磁性層から構成される。
【0013】
本発明の例に関わるスピンメモリは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のトンネルバリア層と、磁気フリー層に隣接して配置され、電場により磁化方向が変化する磁性層とから構成されるメモリセルを備える。
【0014】
本発明の例に関わるスピンメモリは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のトンネルバリア層とから構成されるメモリセルを備え、磁気フリー層は、電場により磁化方向が変化する磁性層から構成される。
【発明の効果】
【0015】
本発明の例によれば、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現でき、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現できる。
【発明を実施するための最良の形態】
【0016】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【0017】
1. 概要
本発明の例では、スピンFETの磁気記録部又はスピンメモリのメモリセルに対するデータ書き込みに関して、少なくとも電場により書き込みデータの値、即ち、スピンの向きを制御する新しい原理を提案する。
【0018】
そのために、電場により磁化方向が変化する材料、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などをスピンFETの磁気記録部又はスピンメモリのメモリセルに使用する。
【0019】
ここで、RMnO3 及びR2MnO5 (但し、Rは、希土類を表す)は、電圧により磁性を発現することが知られているが、この特長は、数10Kという低温でのみ現れ、かつ、磁化方向を制御するものではないため、これをデバイスとして応用することは難しい。
【0020】
Cr2O3/Pt(0.7nm)/[Co(0.3nm)Pt(1.2nm)]3/Pt(3.1nm)については(括弧内の数値は膜厚を表す)、150Kでこれに電圧を印加するとCoPtの磁化がゼロ磁場で反転していることが確認されている(非特許文献1を参照)。
【0021】
また、BaTiO3-CoFe2O4 ナノ構造については、常温において電磁気効果が見出されている(非特許文献2を参照)。
【0022】
さらに、Cr2O3, Bi2FeCrO6, BiFeO3,PbTiO3-CoFe2O4ナノ構造などの材料についても、電場により磁化方向が変化する。
【0023】
そこで、本発明の例では、これらの材料を利用してスピンFET又はスピンメモリを構成する。
【0024】
このようなスピンFET及びスピンメモリによれば、データ書き込み時に電場により書き込みデータの値を制御するため、低消費電力化と高信頼性とを同時に実現できる。
【0025】
2. 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
【0026】
(1) スピンFET
まず、本発明の例をスピンFETに適用した場合について説明する。
【0027】
A. 第1基本構造
図1は、スピンFETの第1基本構造を示している。
第1基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するショットキーバリアタイプスピンFETに関する。
【0028】
半導体基板11内には、強磁性層から構成されるソース/ドレイン領域12,13が形成される。ソース/ドレイン領域12は、磁気固着層(ハード層)であり、反強磁性層(anti-ferromagnetic layer)14により磁化方向が固着される。ソース/ドレイン領域13は、磁化方向が変化する磁気フリー層(ソフト層)である。
【0029】
磁気フリー層としてのソース/ドレイン領域13上には、電場により磁化方向が変化する磁性層15が形成される。磁性層15は、磁気フリー層の磁化方向を制御する制御層として機能し、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0030】
即ち、磁性層15の磁化方向は、磁性層15に印加される電圧の向きにより変化する。そして、この磁性層15の磁化による磁気結合により、スピン注入書き込み方式による磁化反転をアシストする。
【0031】
また、磁性層15は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これにより磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0032】
反強磁性層14上及び磁性層15上には、それぞれ電極16,17が形成される。
【0033】
電極16は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。同様に、電極17は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0034】
ソース/ドレイン領域12,13間のチャネル上には、ゲート絶縁層18を介してゲート電極19が形成される。
【0035】
このような構造のスピンFETにおいて、データ書き込みは、ゲート電極19に書き込みゲート電圧Wを与え、半導体基板11とソース/ドレイン領域12,13との間に発生するショットキーバリアの障壁の厚さを薄くし、磁気フリー層としてのソース/ドレイン領域13にスピン注入電流を流すことにより行う。
【0036】
書き込みデータの値は、スピン注入電流の向きにより決定され、スピン注入電流の向きは、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより制御される。
【0037】
ここで、スピン注入書き込み時、磁性層15には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層15には歪が生じ、まず、磁性層15の磁化が反転する。そして、磁性層15の磁化が磁気フリー層としてのソース/ドレイン領域13の磁化反転をアシストする。
【0038】
例えば、ソース/ドレイン領域12,13の磁気モーメントを反平行(磁化方向が逆向き)にするときには、スピン注入電流をPチャネルMOSトランジスタP1からNチャネルMOSトランジスタN2に向かって流す。
【0039】
この時、磁性層15には、ソース/ドレイン領域13側がプラス、電極17側がマイナスとなる電場が発生し、まず、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0040】
従って、磁気フリー層としてのソース/ドレイン領域13の磁化は、磁性層15との磁気結合により、磁性層15の磁化と同じ方向を向き易くなる。
【0041】
この状態で、スピンフィルター層としての磁性層15からソース/ドレイン領域13にスピン偏極電子が注入されると共に、磁気固着層としてのソース/ドレイン領域12で反射されたスピン偏極電子がソース/ドレイン領域13に注入される結果、ソース/ドレイン領域13の磁化は、ソース/ドレイン領域12の磁化に対して反平行となる。
【0042】
また、ソース/ドレイン領域12,13の磁気モーメントを平行(磁化方向が同じ向き)にするときには、スピン注入電流をPチャネルMOSトランジスタP2からNチャネルMOSトランジスタN1に向かって流す。
【0043】
この時、磁性層15には、ソース/ドレイン領域13側がマイナス、電極17側がプラスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0044】
従って、磁気フリー層としてのソース/ドレイン領域13の磁化は、磁性層15との磁気結合により、磁性層15の磁化と同じ方向を向き易くなる。
【0045】
この状態で、磁気固着層としてのソース/ドレイン領域12から磁気フリー層としてのソース/ドレイン領域13にスピン偏極電子が注入される結果、ソース/ドレイン領域13の磁化は、ソース/ドレイン領域12の磁化に対して平行となる。
【0046】
このように、第1基本構造によれば、磁性層15がスピン注入磁化反転をアシストするため、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0047】
データ読み出しは、例えば、図11に示すように、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0048】
読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0049】
ソース/ドレイン領域12,13の磁気モーメントが平行の場合には、ソース/ドレイン領域12,13を通常の金属から構成した場合と同じとなるため、スピンFETには大きな読み出し電流が流れる。
【0050】
また、ソース/ドレイン領域12,13の磁気モーメントが反平行の場合には、アップ(UP)スピンがアップスピンバンドに、ダウン(DOWN)スピンがダウンスピンバンドに、それぞれショットキーバリアを介してトンネルする結果、スピンFETに流れる読み出し電流は極端に小さくなる。
【0051】
従って、第1基本構造によれば、磁気記録部に書き込んだデータに応じて、スピンFETを、ゲート電圧によりスイッチングが制御される通常のトランジスタとして、又は、ゲート電圧によらず、常にオフ状態のトランジスタとして選択的に使用できる。また、磁気記録部のデータを書き換えることにより、リコンフィギャブルなロジック回路を実現できる。
【0052】
尚、ソース/ドレイン領域12,13は、大きなMR(magneto-resistive)比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0053】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0054】
以上、説明したように、第1基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0055】
B. 第2基本構造
図2は、スピンFETの第2基本構造を示している。
第2基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するトンネルバリアタイプスピンFETに関する。
【0056】
第2基本構造は、第1基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第1基本構造と同じである。
【0057】
データ書き込みは、第1基本構造と同様に、ゲート電極19に書き込みゲート電圧Wを与えてSi価電子帯のバンド端を制御し、これにより発生したスピン偏極電子を磁気フリー層としてのソース/ドレイン領域13に注入することにより行う。この時の磁性層15のふるまいについては、第1基本構造の場合と同じである。
【0058】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0059】
尚、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12,13は、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0060】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0061】
第2基本構造によれば、第1基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0062】
C. 第3基本構造
図3は、スピンFETの第3基本構造を示している。
第3基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0063】
デバイス構造については第1基本構造と同じであるため、ここでは、その説明を省略する。
【0064】
第3基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0065】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0066】
例えば、ソース/ドレイン領域12,13の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0067】
この時、磁性層15の内部では、ソース/ドレイン領域13側がプラス、電極17側がマイナスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。これに伴い、磁気フリー層としてのソース/ドレイン領域13の磁化も、磁性層15との磁気結合によって、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0068】
また、ソース/ドレイン領域12,13の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0069】
この時、磁性層15の内部では、ソース/ドレイン領域13側がマイナス、電極17側がプラスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。これに伴い、磁気フリー層としてのソース/ドレイン領域13の磁化も、磁性層15との磁気結合によって、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0070】
このように、第3基本構造によれば、磁性層15に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0071】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0072】
ソース/ドレイン領域12,13の磁気モーメントが平行の場合には、ソース/ドレイン領域12,13を通常の金属から構成した場合と同じとなるため、スピンFETには大きな読み出し電流が流れる。
【0073】
また、ソース/ドレイン領域12,13の磁気モーメントが反平行の場合には、アップ(UP)スピンがアップスピンバンドに、ダウン(DOWN)スピンがダウンスピンバンドに、それぞれショットキーバリアを介してトンネルする結果、スピンFETに流れる読み出し電流は極端に小さくなる。
【0074】
従って、第3基本構造によれば、磁気記録部に書き込んだデータに応じて、スピンFETを、ゲート電圧によりスイッチングが制御される通常のトランジスタとして、又は、ゲート電圧によらず、常にオフ状態のトランジスタとして選択的に使用できる。また、磁気記録部のデータを書き換えることにより、リコンフィギャブルなロジック回路を実現できる。
【0075】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0076】
また、ソース/ドレイン領域12,13は、大きなMR比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0077】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0078】
以上、説明したように、第3基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0079】
D. 第4基本構造
図4は、スピンFETの第4基本構造を示している。
第4基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0080】
第4基本構造は、第3基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第3基本構造と同じである。
【0081】
データ書き込みは、第3基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0082】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0083】
尚、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0084】
また、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12,13を構成する材料については、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0085】
また、半導体基板11を構成する材料については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0086】
第4基本構造によれば、第3基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0087】
E. 第5基本構造
図5は、スピンFETの第5基本構造を示している。
第5基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するショットキーバリアタイプスピンFETに関する。
【0088】
半導体基板11内には、強磁性層から構成されるソース/ドレイン領域12,22が形成される。ソース/ドレイン領域12は、磁気固着層(ハード層)であり、反強磁性層14により磁化方向が固着される。ソース/ドレイン領域22は、磁化方向が変化する磁気フリー層(ソフト層)である。
【0089】
磁気フリー層としてのソース/ドレイン領域22は、電場により磁化方向が変化する磁性層、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0090】
即ち、ソース/ドレイン領域22の磁化方向は、ソース/ドレイン領域22に印加される電圧の向きにより変化する。また、ソース/ドレイン領域22は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出すスピンフィルター層としての機能を有していてもよい。
【0091】
反強磁性層14上及びソース/ドレイン領域22上には、それぞれ電極16,17が形成される。
【0092】
電極16は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。同様に、電極17は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0093】
ソース/ドレイン領域12,22間のチャネル上には、ゲート絶縁層18を介してゲート電極19が形成される。
【0094】
このような構造のスピンFETにおいて、データ書き込みは、ゲート電極19に書き込みゲート電圧Wを与え、半導体基板11とソース/ドレイン領域12,22との間に発生するショットキーバリアの障壁の厚さを薄くし、磁気フリー層としてのソース/ドレイン領域22にスピン注入電流を流すことにより行う。
【0095】
書き込みデータの値は、スピン注入電流の向きにより決定され、スピン注入電流の向きは、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより制御される。
【0096】
ここで、スピン注入書き込み時、ソース/ドレイン領域22には一定電圧が印加され、その内部には電場が発生する。この電場に起因して、ソース/ドレイン領域22には歪が生じるため、スピン注入磁化反転が行い易くなる。
【0097】
例えば、ソース/ドレイン領域12,22の磁気モーメントを反平行にするときには、スピン注入電流をPチャネルMOSトランジスタP1からNチャネルMOSトランジスタN2に向かって流す。
【0098】
この時、第1実施の形態と同様の原理でスピン偏極電子が発生すると共に、ソース/ドレイン領域22には、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0099】
また、ソース/ドレイン領域12,22の磁気モーメントを平行にするときには、スピン注入電流をPチャネルMOSトランジスタP2からNチャネルMOSトランジスタN1に向かって流す。
【0100】
この時、第1実施の形態と同様の原理でスピン偏極電子が発生すると共に、ソース/ドレイン領域22には、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0101】
このように、第5基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0102】
データ読み出しは、第1基本構造と同様に行うことができる。
【0103】
尚、ソース/ドレイン領域12,13については、大きなMR比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0104】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0105】
以上、説明したように、第5基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0106】
F. 第6基本構造
図6は、スピンFETの第6基本構造を示している。
第6基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するトンネルバリアタイプスピンFETに関する。
【0107】
第6基本構造は、第5基本構造と比べると、半導体基板11とソース/ドレイン領域12,22との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第5基本構造と同じである。
【0108】
データ書き込みは、第5基本構造と同様に、ゲート電極19に書き込みゲート電圧Wを与えてSi価電子帯のバンド端を制御し、これにより発生したスピン偏極電子を磁気フリー層としてのソース/ドレイン領域22に注入することにより行う。この時のソース/ドレイン領域22のふるまいについては、第5基本構造の場合と同じである。
【0109】
尚、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12は、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0110】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0111】
第6基本構造によれば、第5基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0112】
G. 第7基本構造
図7は、スピンFETの第7基本構造を示している。
第7基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0113】
デバイス構造については第5基本構造と同じであるため、ここでは、その説明を省略する。
【0114】
第7基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0115】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0116】
例えば、ソース/ドレイン領域12,22の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0117】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0118】
また、ソース/ドレイン領域12,22の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0119】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0120】
このように、第7基本構造によれば、ソース/ドレイン領域22に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0121】
データ読み出しは、第1基本構造と同様に行うことができる。
【0122】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0123】
また、ソース/ドレイン領域12は、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0124】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0125】
以上、説明したように、第7基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0126】
H. 第8基本構造
図8は、スピンFETの第8基本構造を示している。
第8基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0127】
第8基本構造は、第7基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第7基本構造と同じである。
【0128】
データ書き込みは、第7基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域(スピンフィルター層)22の内部に電場を発生させることにより行う。
【0129】
尚、第7基本構造と同様に、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0130】
また、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12を構成する材料については、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0131】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0132】
第8基本構造によれば、第7基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0133】
I. 第9基本構造
図9は、スピンFETの第9基本構造を示している。
第9基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0134】
第9基本構造は、第7基本構造と比べると、磁気固着層としてのソース/ドレイン領域23が磁気フリー層としてのソース/ドレイン領域22と同じ材料から構成される点が異なり、その他については第7基本構造と同じである。
【0135】
第9基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0136】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域22の内部に電場を発生させることにより行う。
【0137】
例えば、ソース/ドレイン領域22,23の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0138】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域23の磁化に対して反平行となる。
【0139】
また、ソース/ドレイン領域22,23の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0140】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域23の磁化に対して平行となる。
【0141】
ここで、データ書き込み時には、ソース/ドレイン領域23の内部に電場が発生しないように、電極16については、フローティング状態にするか、又は、電圧V2を与えておくことが好ましい。
【0142】
従って、第9基本構造によれば、ソース/ドレイン領域22に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0143】
データ読み出しは、第1基本構造と同様に行うことができる。
【0144】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0145】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0146】
以上、説明したように、第9基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0147】
J. 第10基本構造
図10は、スピンFETの第10基本構造を示している。
第10基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0148】
第10基本構造は、第9基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第9基本構造と同じである。
【0149】
データ書き込みは、第9基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域22の内部に電場を発生させることにより行う。
【0150】
尚、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0151】
また、半導体基板11については、ソース/ドレイン領域22,23に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0152】
第10基本構造によれば、第9基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域22,23とが分離されるため、半導体基板11及びソース/ドレイン領域22,23を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0153】
(2) スピンメモリ
次に、本発明の例をスピンメモリに適用した場合について説明する。
【0154】
本発明の例を適用するに当たっては、メモリセルアレイの構造に特に制限されることはないが、説明を分かり易くするため、まず、本発明の例の適用が可能なメモリセルアレイの代表例を説明する。
【0155】
図12は、メモリセルアレイの例を示している。
【0156】
メモリセルCの一端は、ビット線BLに接続される。
【0157】
ビット線BLの一端は、選択スイッチとしてのNチャネルMOSトランジスタST1を経由してセンスアンプS/Aに接続される。センスアンプS/Aは、メモリセルCからの読み出し電位Vrと参照電位Vrefとを比較し、出力信号DATAを出力する。尚、Rfは、帰還抵抗である。
【0158】
ビット線BLの他端は、選択スイッチとしてのNチャネルMOSトランジスタST2を経由して、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。
【0159】
メモリセルCの他端は、下部電極Lに接続される。下部電極Lは、選択スイッチとしてのMOSトランジスタST3を経由してソース線SLに接続される。ソース線SLは、選択スイッチとしてのNチャネルMOSトランジスタST4を経由して、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0160】
また、ソース線SLは、選択スイッチとしてのNチャネルMOSトランジスタST5を経由して接地点Vssに接続される。MOSトランジスタST3のゲートは、ワード線WLに接続される。ワード線WLは、ビット線BLが延びる方向に対して交差する方向に延びる。
【0161】
この構造のスピンメモリでは、データ書き込みは、例えば、スピン注入書き込み方式により行う。即ち、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフによりメモリセルCに流れるスピン注入電流の向きを制御し、データ書き込みを実行する。
【0162】
また、メモリセルCは、電場により磁化方向が変化する磁性層、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などを含んでいる。
【0163】
電場により磁化方向が変化する磁性層は、スピン注入書き込み方式による磁化反転をアシストするため、スピン注入電流の電流密度をスピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0164】
尚、データ書き込みは、スピン注入書き込み方式によらず、電場のみでメモリセルCに対するデータ書き込みを実行する原理を採用することもできる。
【0165】
また、例えば、図13に示すように、書き込み電流線WWLをメモリセルアレイ内に配置し、書き込み電流線WWLに流れる書き込み電流により発生する磁場を磁化反転のアシストとしてさらに使用してもよい。
【0166】
以下、図12のメモリセルアレイを例にして、本発明の例に関わるスピンメモリのメモリセルの基本構造について説明する。
【0167】
A. 第1基本構造
図14は、スピンメモリの第1基本構造を示している。
【0168】
第1基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0169】
半導体基板11内には、STI(shallow trench isolation)構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。
【0170】
MOSトランジスタST3は、ソース拡散領域33、ドレイン拡散領域34及びこれらの間のチャネルの上部に形成されるゲート電極35を有する。ゲート電極35は、図12のワード線WLに対応する。
【0171】
ソース拡散領域33は、コンタクトプラグ36を経由してソース線SLに接続される。ドレイン拡散領域34は、中間層37を経由して下部電極38に接続される。
【0172】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0173】
メモリセルは、トップピン型MTJ(magnetic tunnel junction)素子と電場により磁化方向が変化する磁性層40とから構成される。
【0174】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、スピン注入書き込み方式による磁化反転をアシストする。
【0175】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0176】
MTJ素子の構造については、特に制限されることはないが、本例では、MTJ素子は、磁性層40上の強磁性層41と、強磁性層41上の非磁性層42と、非磁性層42上の強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。
【0177】
磁気フリー層は、強磁性層41、非磁性層42及び強磁性層43の積層から構成され、いわゆるSAF(synthetic anti-ferromagnetic)構造を有している。即ち、2つの強磁性層41,43は、反強磁性相互作用により互いに磁気結合している。
【0178】
磁気固着層は、強磁性層45から構成され、反強磁性層46により磁化方向が固着される。磁気固着層の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0179】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0180】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0181】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0182】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0183】
即ち、MTJ素子の磁気フリー層は、磁性層40と磁気結合しているため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0184】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0185】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0186】
従って、第1基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0187】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図15に示すように、ボトムピン型であってもよい。
【0188】
トップピン型の場合には、図14に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、強磁性層41、非磁性層42、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0189】
これに対し、ボトムピン型の場合には、図15に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、非磁性層42、強磁性層41、磁性層(スピンフィルター層)40の順で形成される。
【0190】
その他の構成については、両者同じである。
【0191】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0192】
以上、説明したように、第1基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0193】
B. 第2基本構造
図16は、スピンメモリの第2基本構造を示している。
【0194】
第2基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0195】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0196】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0197】
メモリセルは、トップピン型MTJ素子と電場により磁化方向が変化する磁性層40とから構成される。
【0198】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、例えば、スピン注入書き込み方式による磁化反転をアシストする。
【0199】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0200】
MTJ素子は、磁性層40上の強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。磁気フリー層は、強磁性層43から構成され、磁気固着層は、強磁性層45から構成される。
【0201】
強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0202】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0203】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0204】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0205】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0206】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0207】
即ち、MTJ素子の磁気フリー層は、磁性層40と磁気結合しているため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0208】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0209】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0210】
従って、第2基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0211】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図17に示すように、ボトムピン型であってもよい。
【0212】
トップピン型の場合には、図16に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0213】
これに対し、ボトムピン型の場合には、図17に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、磁性層(スピンフィルター層)40の順で形成される。
【0214】
その他の構成については、両者同じである。
【0215】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0216】
以上、説明したように、第2基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0217】
C. 第3基本構造
図18は、スピンメモリの第3基本構造を示している。
【0218】
第3基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0219】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0220】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0221】
メモリセルは、トップピン型MTJ素子と電場により磁化方向が変化する磁性層40とから構成される。
【0222】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、例えば、スピン注入書き込み方式による磁化反転をアシストする。
【0223】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0224】
MTJ素子は、強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。磁気フリー層は、強磁性層43から構成され、磁気固着層は、強磁性層45から構成される。
【0225】
強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0226】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0227】
磁性層40と強磁性層43との間には、両者の磁気結合の強さを調整するための非磁性層50が配置される。非磁性層50の材質は、特に制限されないため、例えば、絶縁体、導電体などを使用できる。
【0228】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0229】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0230】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0231】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0232】
即ち、MTJ素子の磁気フリー層は、磁性層40の磁化の影響を受けるため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0233】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0234】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0235】
従って、第3基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0236】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図19に示すように、ボトムピン型であってもよい。
【0237】
トップピン型の場合には、図18に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、非磁性層50、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0238】
これに対し、ボトムピン型の場合には、図19に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、非磁性層50、磁性層(スピンフィルター層)40の順で形成される。
【0239】
その他の構成については、両者同じである。
【0240】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0241】
以上、説明したように、第3基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0242】
C. 第4基本構造
図20は、スピンメモリの第4基本構造を示している。
【0243】
第4基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0244】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0245】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0246】
メモリセルは、トップピン型MTJ素子から構成される。MTJ素子は、磁性層(強磁性層)51と、磁性層51上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。
【0247】
磁気フリー層は、磁性層51から構成される。磁性層51は、アモルファスバッファ層39上に配置され、電場により磁化方向が変化する材料、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0248】
また、磁性層51は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0249】
磁気固着層は、強磁性層45から構成される。強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0250】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0251】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0252】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0253】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0254】
ここで、スピン注入書き込み時、磁性層51には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層51には歪が生じるため、磁気フリー層としての磁性層51の磁化は、スピン注入書き込み方式により反転し易くなる。
【0255】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。
【0256】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0257】
従って、第4基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0258】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図21に示すように、ボトムピン型であってもよい。
【0259】
トップピン型の場合には、図20に示すように、アモルファスバッファ39上に、磁性層(強磁性層)51、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0260】
これに対し、ボトムピン型の場合には、図21に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、磁性層(強磁性層)51の順で形成される。
【0261】
その他の構成については、両者同じである。
【0262】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0263】
以上、説明したように、第4基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0264】
3. 材料例
本発明の例に関わるスピンFETの磁気記録部及びスピンメモリのメモリセルに使用する材料例について説明する。
【0265】
電場により磁化方向が変化する磁性層は、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体で隣接する強磁性層との界面での磁気モーメントの総和(磁化が変化する方向におけるもの)がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などにより構成する。例えば、このような磁性層の例を挙げると、強磁性強誘電体としてBi2FeCrO6, BiFeO3など、フェリ磁性強誘電体または反強磁性強誘電体としてCr2O3など、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料としてBaTiO3-CoFe2O4 ナノ構造, PbTiO3-CoFe2O4ナノ構造などがある。Bi2FeCrO6, BiFeO3は高温においても優れた特性を有する。
【0266】
また、上述の実施の形態で説明したような特性を持たせるためには、Cr2O3については、例えば、その結晶構造を、(111)配向にし、電場は、[111]方向に印加することが好ましく、[111]方向で磁化を変化させることができる。また、Bi2FeCrO6, BiFeO3を用いることも可能であり、例えば、その結晶構造を、(111)配向にし、電場は、[111]方向に印加することが好ましい。また、BaTiO3-CoFe2O4 ナノ構造, PbTiO3-CoFe2O4ナノ構造については、例えば、その結晶構造を、(001)配向にし、電場は、[001]方向に印加することが好ましく、[001]方向に対して垂直な方向で磁化を変化させることができる。
【0267】
尚、ナノ構造とは、ナノオーダーで制御された結晶構造のことであり、例えば、複数の結晶柱の集合体からなる構造がそれに相当する。
【0268】
このような電場により磁化方向が変化する磁性層以外の磁性層については、例えば、Ni-Fe, Co-Fe, Co-Fe-Niなどの合金、 (Co, Fe, Ni)-(Si, B), (Co, Fe, Ni)-(Si, B)-(P, Al, Mo, Nb, Mn), Co-(Zr, Hf, Nb, Ta, Ti)などのアモルファス材料(括弧は、括弧内の元素のうちの1つを選択することを意味する)、 Co2(CrxFe1-x)Al (0<x<1),Co2(CrxFe1-x)Si (0<x<1), Co2MnGe, Co2MnSiなどのホイスラー合金、及び SiMn, GeMn, Fe3Siなどの希薄磁性半導体のうちの1つ又はこれらの少なくとも2つによる積層により構成する。
【0269】
磁性層の残留磁化の磁化方向については、半導体基板の表面に対して水平方向及び垂直方向のいずれでも構わない。
【0270】
まず、残留磁化の磁化方向が半導体基板の表面に対して水平方向を向く場合、図22及び図23に示すように、磁性層15,40は、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料(ナノ構造強磁性強誘電体)とすることができる。
【0271】
図22は、図2のスピンFETの第2基本構造に相当し、図23は、図16のスピンメモリの第2基本構造におけるメモリセル相当するが、その他の基本構造についても同様のことが言える。
【0272】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する構造とするのが最も好ましい。強磁性体の割合が強誘電体の割合よりも多い状態を磁性体リッチと称し、強誘電体の割合が強磁性体の割合よりも多い状態を誘電体リッチと称する。
【0273】
磁性体リッチとなる領域は、磁気フリー層としての強磁性層13,43に隣接させる。強磁性層13,43の磁化方向(白抜きの矢印で示す)は、磁性層15,40の特に磁性体リッチの領域に影響を受ける。
【0274】
磁性層15,40をこのようなナノ構造強磁性強誘電体により構成すると、強磁性層13,43と磁性層15,40との物性的な繋がりが連続となり、両者の間に生じる磁気相互作用が均等となるため、電子スピンの向きのばらつきが減少する。
【0275】
尚、図24及び図25に示すように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)52を配置しても、同様の効果を得ることができる。
【0276】
図26及び図27に示すスピンFETは、図6の第6基本構造に相当し、磁気フリー層としての磁性層22がナノ構造強磁性強誘電体から構成されている例である。
【0277】
図26のスピンFETでは、磁性層22の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して水平方向(面内方向)となり、図27のスピンFETでは、磁性層22の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して垂直方向となる。
【0278】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する。
【0279】
本例では、読み出し電流の大きさは、主に、磁性体リッチとなる領域の磁化方向に影響を受ける。
【0280】
磁性層22をこのようなナノ構造強磁性強誘電体により構成すると、磁性層22内の磁性体リッチとなる領域と誘電体リッチとなる領域とが物性的に連続となるため、磁性層22内における電子スピンの向きのばらつきが減少する。
【0281】
尚、図28は、図26及び図27のスピンFETのエネルギーバンド図を示している。
【0282】
図29及び図30に示すスピンメモリのメモリセルは、図20の第4基本構造に相当し、磁気フリー層としての磁性層51がナノ構造強磁性強誘電体から構成される例である。
【0283】
図29のスピンメモリのメモリセルでは、磁性層51の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して水平方向(面内方向)となり、図30のスピンメモリのメモリセルでは、磁性層51の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して垂直方向となる。
【0284】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する。
【0285】
本例では、読み出し電流の大きさは、主に、磁性体リッチとなる領域の磁化方向に影響を受ける。
【0286】
磁性層51をこのようなナノ構造強磁性強誘電体により構成すると、磁性層51内の磁性体リッチとなる領域と誘電体リッチとなる領域とが物性的に連続となるため、磁性層51内における電子スピンの向きのばらつきが減少する。
【0287】
尚、図31は、図29及び図30のスピンメモリのエネルギーバンド図を示している。
【0288】
図32及び図33は、磁性層22をナノ構造強磁性強誘電体から構成したときの最適構造の第1例を示している。
【0289】
この構造の特徴は、図26及び図27の構造と比較すると、磁性層22が半導体基板11に直接接触し、半導体基板11と磁性層22との間にトンネルバリア層が存在しない点にある。
【0290】
このような構造によれば、磁性層22内における電子スピンの向きのばらつきが減少すると共に、読み出し時のスピンFETのオン抵抗を小さくすることができる。
【0291】
尚、図34は、図32及び図33のスピンFETのエネルギーバンド図を示している。
【0292】
図35及び図36は、磁性層15,40をフェリ磁性強誘電体または反強磁性強誘電体から構成したときの最適構造の第2例を示している。
【0293】
この構造の特徴は、図22及び図23の構造と比較すると、強磁性層12,13,43,45の残留磁化の磁化方向が厚さ方向(半導体基板11の表面に対して垂直方向)であり、かつ、磁性層15,40がCr2O3から構成される点にある。
【0294】
このような構造によれば、強磁性層13,43と磁性層15,40との物性的な繋がりが連続となり、両者の間に生じる磁気相互作用が均等となるため、電子スピンの向きのばらつきが減少する。
【0295】
尚、図37及び図38に示すように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)52を配置しても、同様の効果を得ることができる。
【0296】
図39及び図40は、磁性層15,40をフェリ磁性強誘電体または反強磁性強誘電体から構成したときの最適構造の第3例を示している。
【0297】
この構造の特徴は、図22及び図23の構造と比較すると、強磁性層12,13,45がCoFeB/CoPt/Ptの積層から構成され、強磁性層43がCoPt/CoFeBの積層から構成され、その残留磁化の磁化方向が厚さ方向(半導体基板11の表面に対して垂直方向)である点、さらには、磁性層15,40がCr2O3から構成される点にある。
【0298】
強磁性層12,13,43,45に関し、CoFeBをトンネルバリア層20,21,44に隣接させたのは、磁気記録部のMR比(magneto-resistive ratio)を大きくするためである。
【0299】
トンネルバリア層20,21,44に隣接させる層は、CoFeBに代えて、例えば、CoFe, CoFeNi, NiFe(Fe rich)を使用することもできる。
【0300】
強磁性層12,13,43,45のうちトンネルバリア層20,21,44に隣接していない領域には、強い垂直磁気異方性を持つ材料、例えば、CoPtを使用する。
【0301】
このような構造によれば、大きなMR比を持つスピンFETを実現できる。
【0302】
尚、図24及び図25の例のように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)を配置しても、同様の効果を得ることができる。
【0303】
ところで、上述の例のうち、残留磁化の磁化方向が半導体基板の表面に対して垂直方向である場合、磁性層15,22,40,51を構成する主な材料は、Cr2O3, Bi2FeCrO6, BiFeO3のうちの1つであることが好ましい。
【0304】
この場合、磁気フリー層及び磁気固着層としての強磁性層12,13,43,45は、大きな磁気抵抗変化率を有するCoFeと垂直磁気異方性を有するCoPt(又はCo/Pt)とから構成するのが好ましい。また、強磁性層12,13,43,45は、TbFeCo, FgFeCoなどの合金から構成してもよい。
【0305】
また、磁気フリー層としては、軟磁性層/強磁性層という2層構造、強磁性層/軟磁性層/強磁性層という3層構造、強磁性層/非磁性層/強磁性層という3層構造、さらには、強磁性層/非磁性層/強磁性層/非磁性層/強磁性層という5層構造であってもよい。
【0306】
磁気フリー層の大きさ(平面サイズ)がサブミクロン以下に微細化された場合には、磁気フリー層を構成する強磁性層13,43の磁気相互作用の強さ、種類や厚さなどを制御し、磁化反転時における消費電力の増大を防止する。
【0307】
非磁性材料としては、Ag(銀), Cu(銅), Au(金), Al(アルミニウム), Ru(ルテニウム), Os(オスニウム), Re(レニウム), Si(シリコン), Bi(ビスマス), Ta(タンタル), B(ボロン), C(炭素), Pd(パラジウム), Pt(白金), Zr(ジルコニウム), Ir(イリジウム), W(タングステン), Mo(モリブデン), Nb(ニオブ)、又は、これらの合金を使用する。
【0308】
強磁性層12,13,43,45については、これらのなかに、Ag(銀), Cu(銅), Au(金), Al(アルミニウム), Ru(ルテニウム), Os(オスニウム), Re(レニウム), Mg(マグネシウム), Si(シリコン), Bi(ビスマス), Ta(タンタル), B(ボロン), C(炭素), O(酸素), N(窒素), Pd(パラジウム), Pt(白金), Zr(ジルコニウム), Ir(イリジウム), W(タングステン), Mo(モリブデン), Nb(ニオブ), B(ボロン)などの非磁性元素を添加し、磁気特性、結晶性、機械的特性、化学的特性などの物性を調節してもよい。
【0309】
強磁性層12,13,43,45については、超常磁性にならないことが必要であり、そのためには、その厚さを0.4nm以上とする。
【0310】
トンネルバリア層20,21,44については、Si, Ge, Al, Ga, Mg, Tiのグループから選択される1つの材料の酸化物又は窒化物とし、その厚さは、0.1nmから100nmの範囲内の値とするのが好ましい。
【0311】
特に、トンネルバリア層20,21,44としてMgOを使用する場合、強磁性層12,13,43,45としてCoFeBを使用すると、大きな磁気抵抗変化率が得られる。
【0312】
磁気固着層としての強磁性層12,45については、Co(Co-Fe)/Ru(ルテニウム)/Co(Co-Fe), Co(Co-Fe)/Ir(イリジウム)/Co(Co-Fe), Co(Co-Fe)/Os(オスニウム)/Co(Co-Fe), Co(Co-Fe)/Re(レニウム)/Co(Co-Fe), Co-Fe-Bなどのアモルファス材料/Ru(ルテニウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Ir(イリジウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Os(オスニウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Re(レニウム)/ Co-Fe-Bなどのアモルファス材料などの3層構造を使用する。
【0313】
この場合、磁気固着層にはその磁化方向を固着する反強磁性層14を付加するのが好ましく、反強磁性層14としては、Fe(鉄)-Mn(マンガン), Pt(白金)-Mn(マンガン), Pt(白金)-Cr(クロム)-Mn(マンガン), Ni(ニッケル)-Mn(マンガン), Ir(イリジウム)-Mn(マンガン), NiO(酸化ニッケル), Fe2O3(酸化鉄)などの材料から選択して使用する。
【0314】
このような組み合わせで材料を選択すると、ビット線やワード線からの磁界が磁気固着層の磁化に影響を与え難くなるため、磁気固着層の磁化がしっかりと固着される。また、磁気固着層からの漏洩磁界(stray field)を減少(又は調節)できるため、磁気固着層を構成する強磁性層12,45の厚さにより、磁気フリー層(磁気記録層)の磁化反転の条件を調節できる。
【0315】
スピンFETに関しては、ゲート絶縁層18とゲート電極19との間にフローティングゲートを配置するスタックゲート構造としてもよい。また、スピンFETと通常のCMOS回路(NチャネルMOSトランジスタ及びPチャネルMOSトランジスタ)とを組み合わせて、リコンフィギャブルなロジック回路を構成することができる。
【0316】
半導体基板11については、Si、Geなどの真性半導体、又は、GaAs, ZnSeなどの化合物半導体を使用できる。
【0317】
4. 製造方法
次に、本発明の例に関わる製造方法のいくつかの例について説明する。
【0318】
スピンメモリのメモリセルについては、複数の層を単純に積み重ねてパターニングするだけなので、ここでは、スピンFETの製造方法について説明する。
【0319】
図41乃至図46は、本発明の例に関わるスピンFETの製造方法の第1例を示している。
【0320】
まず、図41に示すように、CVD(chemical vapor deposition)、PEP(photo engraving process)、RIE(reactive ion etching)などの方法を利用して、半導体基板(例えば、シリコン基板)11内にSTI構造の素子分離層24を形成する。素子分離層24については、STI構造に代えて、LOCOS構造にしても構わない。
【0321】
また、熱酸化法により半導体基板11上に絶縁層を形成し、続けて、CVD法により絶縁層上に不純物を含んだ導電性ポリシリコン層を形成し、この後、導電性ポリシリコン層上にレジストパターンを形成する。
【0322】
このレジストパターンをマスクにして、例えば、RIEにより、導電性ポリシリコン層及び絶縁層をエッチングし、ゲート絶縁層18及びゲート電極19を形成する。続けて、弗素イオンを用いたRIEにより半導体基板11をエッチングすると、半導体基板11には、ゲート電極19の左右にそれぞれ凹部が形成される。この後、レジストパターンは除去される。
【0323】
そして、スパッタ法により、少なくとも半導体基板11の凹部の表面を覆うトンネルバリア層25を形成する。
【0324】
次に、図42に示すように、強指向性スパッタ法により、半導体基板11の凹部を満たす強磁性体26を形成する。
【0325】
また、図43に示すように、半導体基板11の2つの凹部のうちの一方をマスク材により覆い、マスク材により覆われていないほうの凹部内の強磁性体26を除去する。この後、マスク材は除去される。
【0326】
次に、図44に示すように、強指向性スパッタ法により、再び、半導体基板11の凹部を満たす強磁性体(例えば、スピンフィルター層)27を形成する。
【0327】
また、図45に示すように、半導体基板11の2つの凹部のうちの他方をマスク材により覆い、マスク材により覆われていないほうの凹部内の強磁性体26上に存在する強磁性層27を除去する。この後、マスク材は除去される。
【0328】
次に、図46に示すように、スパッタ法により、強磁性層26,27上に、それぞれ電極16,17を形成すると、スピンFETが完成する。
【0329】
以上のような製造方法によれば、ソース/ドレイン領域が強磁性体から構成されるトンネルバリアタイプスピンFETを容易に製造できる。
【0330】
5. 実験例
実際にサンプルを作成し、その特性を調べた結果を以下に示す。
【0331】
(1) 第1実験例
第1実験例は、図4及び図22のスピンFETに関する。
【0332】
まず、サンプルを以下の手順で作成する。
【0333】
シランガスとアンモニアガスを用いたCVD法により半導体基板上にSi3N4を形成し、PEPにより素子領域を覆うフォトレジストを形成する。また、フォトレジストをマスクにして、例えば、RIEによりSi3N4をエッチングし、Si3N4からなるマスクを形成すると共に、半導体基板をエッチングし、半導体基板に溝を形成する。この後、フォトレジストを除去する。
【0334】
そして、半導体基板に形成された溝内にSiO2を満たし、STI構造の素子分離層を形成する。
【0335】
Si3N4からなるマスクをリン酸で除去し、弗酸で半導体基板の表面の酸化物を除去した後、熱酸化法により半導体基板上にSiO2からなるゲート絶縁層を形成する。続けて、CVD法により、このゲート絶縁層上に導電性不純物を含んだポリシリコン層を形成する。
【0336】
PEPによりレジストパターンを形成し、このレジストパターンをマスクにして、RIEにより、ポリシリコン層及びゲート絶縁層をそれぞれエッチングする。その結果、半導体基板上のゲート絶縁層上には、ゲート電極が形成される。
【0337】
続けて、レジストパターンをマスクにして、RIEにより半導体基板10をエッチングし、半導体基板に凹部を形成し、レジストパターンを除去する。この後、スパッタ法を用いて、少なくとも半導体基板に形成された凹部を覆うトンネルバリア層を形成する。トンネルバリア層は、例えば、MgOから構成する。
【0338】
次に、ソースとなる凹部をフォトレジストにより覆い、ドレインとなる凹部内に、磁気フリー層としての強磁性層と電場により磁化方向が変化する磁性層とを形成する。強磁性層は、CoFeB(強磁性メタル)/Ruの積層から構成し、電場により磁化方向が変化する磁性層は、ナノ構造強磁性強誘電体であるBaTiO3-CoFe2O4から構成する。
【0339】
BaTiO3-CoFe2O4は、PLD法により形成し、堆積中においては、BaTiO3とCoFe2O4とのレート比を変化させる。
【0340】
堆積工程の前半においては、BaTiO3(0.35%)-CoFe2O4(0.65%)の割合とし、後半においては、BaTiO3(0.65%)-CoFe2O4(0.35%)の割合とする。
【0341】
また、強指向性スパッタ法により電場により磁化方向が変化する磁性層上に電極を形成し、この後、フォトレジストを除去する。
【0342】
次に、ドレインとなる凹部をフォトレジストにより覆い、ソースとなる凹部内に磁気固着層としての強磁性層と反強磁性層とを形成する。強磁性層は、CoFeから構成し、反強磁性層は、IrMn/Ruの積層から構成する。
【0343】
また、強指向性スパッタ法により反強磁性層上に電極を形成し、この後、フォトレジストを除去する。
【0344】
最後に、層間絶縁層を形成し、この層間絶縁層に、電極に達するコンタクトホールを形成する。また、層間絶縁層上及びコンタクトホール内にアルミ線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0345】
このようにして形成されたサンプルに対して、ゲートとドレインとの間に+2.3V(書き込みゲート電圧=+2.3V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0346】
また、ゲートとドレインとの間に-2.3V(書き込みゲート電圧=0V, ドレイン側電極=+2.3V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0347】
図47は、第1実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0348】
これによれば、ソース−ドレイン間電圧が1V以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0349】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0350】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.3Vよりも低い値とする。
【0351】
(2) 第2実験例
第2実験例も、図4及び図35のスピンFETに関する。
【0352】
サンプルは、以下の点を除き、第1実験例と同様の方法により作成する。
【0353】
本例では、磁気フリー層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、電場により磁化方向が変化する磁性層は、強磁性強誘電体であるCr2O3から構成する。反強磁性層は、PtMnから構成する。
【0354】
このサンプルに対して、ゲートとドレインとの間に+2.1V(書き込みゲート電圧=+2.1V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0355】
また、ゲートとドレインとの間に-2.1V(書き込みゲート電圧=0V, ドレイン側電極=+2.1V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0356】
図48は、第2実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0357】
これによれば、ソース−ドレイン間電圧が0.5VV以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0358】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0359】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.1Vよりも低い値とする。
【0360】
(3) 第3実験例
第3実験例は、図16及び図23のスピンメモリに関する。
【0361】
まず、サンプルを以下の手順で作成する。
【0362】
半導体基板上に、周知の技術により選択スイッチとしてのNチャネルMOSトランジスタを形成する。また、NチャネルMOSトランジスタのドレインに中間層を経由して接続される下部電極(Ta/Cu/Ta)を形成する。
【0363】
この後、下部電極上に、CoFeB/MgOの積層からなるバッファ層を形成する。続けて、PLD法により、バッファ層上に、電場により磁化方向が変化する磁性層としてナノ構造強磁性強誘電体であるBaTiO3-CoFe2O4を形成する。
【0364】
BaTiO3-CoFe2O4は、PLD法による堆積中に、BaTiO3とCoFe2O4とのレート比を変化させる。
【0365】
具体的には、堆積工程の前半においては、BaTiO3(0.65%)-CoFe2O4(0.35%)の割合とし、後半においては、BaTiO3(0.35%)-CoFe2O4(0.65%)の割合とする。
【0366】
電場により磁化方向が変化する磁性層上には、磁気フリー層としてCoFeBを形成し、磁気フリー層上には、トンネルバリア層としてMg/MgOからなる積層を形成する。また、トンネルバリア層上には、磁気固着層として、CoFeB/Ru/Co-Feからなる積層を形成し、続けて、反強磁性層としてIrMn/Ru/Taからなる積層を形成する。
【0367】
反強磁性層上には、キャップ層及びコンタクト層を形成する。この後、KrFステッパ、RIE、ミリング装置を用いて、メモリセルのパターンを形成する。
【0368】
また、層間絶縁層を形成し、この層間絶縁層を平坦化し、コンタクト層の上面を露出させる。そして、層間絶縁層上に、コンタクト層に接続されるビット線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0369】
このようにして形成されたサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.7V(ソース線=+1.7V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0370】
また、ソース線とビット線との間に-1.7V(ソース線=0V, ビット線=+1.7V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0371】
図49は、第3実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.7V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを示したものである。
【0372】
これによれば、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わることが分かる。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0373】
(4) 第4実験例
第4実験例は、図16及び図40のスピンメモリに関する。
【0374】
まず、サンプルを以下の手順で作成する。
【0375】
半導体基板上に、周知の技術により選択スイッチとしてのNチャネルMOSトランジスタを形成する。また、NチャネルMOSトランジスタのドレインに中間層を経由して接続される下部電極(Ta/Cu/Ta)を形成する。
【0376】
この後、下部電極上に、CoFeB/MgOの積層からなるバッファ層を形成する。続けて、RFスパッタ法により、バッファ層上に、電場により磁化方向が変化する磁性層として強磁性強誘電体であるCr2O3を形成する。
【0377】
電場により磁化方向が変化する磁性層上には、磁気フリー層としてCoPt/CoFeBからなる積層を形成し、磁気フリー層上には、トンネルバリア層としてMg/MgOからなる積層を形成する。また、トンネルバリア層上には、磁気固着層として、CoFeB/Co-Pt/Ptからなる積層を形成し、続けて、反強磁性層としてPtMn/Ru/Taからなる積層を形成する。
【0378】
反強磁性層上には、キャップ層及びコンタクト層を形成する。この後、KrFステッパ、RIE、ミリング装置を用いて、メモリセルのパターンを形成する。
【0379】
また、層間絶縁層を形成し、この層間絶縁層を平坦化し、コンタクト層の上面を露出させる。そして、層間絶縁層上に、コンタクト層に接続されるビット線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0380】
このようにして形成されたサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.6V(ソース線=+1.6V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0381】
また、ソース線とビット線との間に-1.6V(ソース線=0V, ビット線=+1.6V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0382】
図50は、第4実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.6V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを示したものである。
【0383】
これによれば、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わることが分かる。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0384】
(5) 第5実験例
第5実験例は、図33のスピンFETに関する。
【0385】
サンプルは、以下の点を除き、第1実験例と同様の方法により作成する。
【0386】
本例では、磁気フリー層としての強磁性層(電場により磁化方向が変化する磁性層)は、強磁性強誘電体であるCr2O3から構成する。また、磁気固着層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、反強磁性層は、PtMn/Ru/Taの積層から構成する。
【0387】
このサンプルに対して、ゲートとドレインとの間に+2.0V(書き込みゲート電圧=+2.0V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0388】
また、ゲートとドレインとの間に-2.0V(書き込みゲート電圧=0V, ドレイン側電極=+2.0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0389】
図51は、第5実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0390】
これによれば、ソース−ドレイン間電圧が0.75V以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0391】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0392】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.0Vよりも低い値とする。
【0393】
(6) 第6実験例
第6実験例は、図30のスピンメモリに関する。
【0394】
サンプルは、以下の点を除き、第3実験例と同様の方法により作成する。
【0395】
本例では、磁気フリー層としての強磁性層(電場により磁化方向が変化する磁性層)は、強磁性強誘電体であるCr2O3から構成する。また、磁気固着層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、反強磁性層は、PtMn/Ru/Taの積層から構成する。
【0396】
このサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.5V(ソース線=+1.5V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0397】
また、ソース線とビット線との間に-1.5V(ソース線=0V, ビット線=+1.5V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0398】
第6実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.5V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを検証した。
【0399】
その結果、第3及び第4実験例と同様に、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わった。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0400】
6. 応用例
次に、本発明の例に関わるスピンFET及びスピンメモリの応用例について説明する。
【0401】
以下では、本発明の例に関わるスピンFETを、リコンフィギャブルなロジック回路に適用する場合、半導体メモリに適用する場合、チップ上に搭載してシステムを構成する場合についてそれぞれ説明する。
【0402】
さらに、本発明の例に関わるスピンFETをチップ上に搭載してシステムを構成する場合には、本発明の例に関わるスピンメモリとの組み合わせについても言及する。
【0403】
(1) リコンフィギャブルなロジック回路に適用する場合
リコンフィギャブル(re-configurable)なロジック回路とは、プログラムデータに基づいて、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる回路のことである。
【0404】
ここで、プログラムデータとは、同一チップ内若しくは別チップ内のFeRAMやMRAMなどの不揮発性メモリに記憶されたデータ、又は、制御データのことである。
【0405】
従来のロジック回路では、複数のMISトランジスタの接続関係によりロジックの種類(AND,NAND,OR,NOR,Ex−ORなど)が決定されるため、ロジックが変更されると、再設計により複数のMISトランジスタの接続関係も変えなければならない。
【0406】
そこで、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できるリコンフィギャブルなロジック回路の実現が望まれている。
【0407】
本発明の例に関わるスピンFETを用いれば、リコンフィギャブルなロジック回路の実現が可能になる。
【0408】
実際に、スピンFETを用いてリコンフィギャブルなロジック回路を構成する場合、ANDとORが実現できれば、その他のロジックは、ANDとORの組み合わせにより実現できるため、以下では、ANDとORを選択的に実現できるリコンフィギャブルなロジック回路の例を説明する。
【0409】
A. 第1例
図52は、リコンフィギャブルなロジック回路の第1例を示している。
【0410】
本例では、本発明の例に関わるスピンFETが電源端子Vdd,Vssの間に直列に接続される。
【0411】
スピンFET SPは、Pチャネルタイプであり、ゲートには、入力信号φaが入力される。スピンFET SPについては、磁気記録部の磁化状態(パラレル/アンチパラレル)を書き換えることができる。
【0412】
スピンFET SPのコンダクタンスGmは、例えば、パラレル状態のときの値とアンチパラレル状態のときの値との比が“100:1”になるように材料やサイズなどが決定される。
【0413】
尚、パラレル状態のときのコンダクタンスGmとアンチパラレル状態のときのコンダクタンスGmとの比は、上記と逆の関係、即ち、“1:100”であっても構わない。
【0414】
スピンFET SNは、Nチャネルタイプであり、ゲートには、入力信号φbが入力される。スピンFET SNについては、磁気記録部の磁化状態は、固定、本例では、パラレル状態に固定される。スピンFET SNのコンダクタンスGmは、スピンFET SPのコンダクタンスGmの比が上記関係にある場合には、“10”に設定される。
【0415】
スピンFET SP,SNに関し、例えば、共通のフローティングゲートを設けることもできる。この場合、フローティングゲートの電圧Vfgとして(φa+φb)/2を生成できるため、このようにすることは、安定したロジックを構成するに当たって好ましい。
【0416】
スピンFET SP,SNの接続点の信号V1は、インバータを経由すると出力信号Voutとなる。
【0417】
図52のリコンフィギャブルなロジック回路において、スピンFET SPの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“100”(スピンFET SNのコンダクタンスGmを“10”とした場合)にすると、表1に示すように、出力信号Voutは、入力信号A,BのAND(Y=A・B)となる。
【表1】
【0418】
但し、表1において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0419】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0420】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0421】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0422】
但し、スピンFET SPのコンダクタンスGmは“100”に設定され、スピンFET SNのコンダクタンスGmは“10”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“100:10”=“10:1”になる。
【0423】
従って、V1をVdd(=“1”)にプルアップする能力が、V1をVss(=“0”)にプルダウンする能力よりも勝り、V1は“1”となり、出力信号Voutは“0”となる。
【0424】
また、図52のリコンフィギャブルなロジック回路において、スピンFET SPの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“1”(スピンFET SNのコンダクタンスGmを“10”とした場合)にすると、表2に示すように、出力信号Voutは、入力信号φa,φbのOR(Y=A+B)となる。
【表2】
【0425】
但し、表2において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0426】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0427】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0428】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0429】
但し、スピンFET SPのコンダクタンスGmは“1”に設定され、スピンFET SNのコンダクタンスGmは“10”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“1:10”になる。
【0430】
従って、V1をVss(=“0”)にプルダウンする能力が、V1をVdd(=“1”)にプルアップする能力よりも勝り、V1は“0”となり、出力信号Voutは“1”となる。
【0431】
このように、本発明の例に関わるスピンFETが適用されたリコンフィギャブルなロジック回路によれば、例えば、プログラムデータに基づいて、スピンFET SPの状態(パラレル/アンチパラレル)を書き換えて、そのコンダクタンスGmを変えることにより、再設計することなく、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる。
【0432】
尚、本例のリコンフィギャブルなロジック回路では、NチャネルタイプスピンFET SNをパラレル状態に固定して、そのコンダクタンスGmを“10”に固定する。
【0433】
ここで、スピンFET SNについては、そのコンダクタンスGmが“10”に固定されていればよいので、例えば、図53に示すように、通常のNチャネルMISトランジスタSNを使用してもよく、さらに、図54に示すように、アンチパラレル状態のNチャネルタイプスピンFET SNを使用してもよい。
【0434】
図55は、図52乃至図54のリコンフィギャブルなロジック回路において、共通のフローティングゲートの電圧Vfgと出力電圧Voutとの関係を示したものである。
【0435】
その特徴は、共通のフローティングゲートの電圧Vfgが“1/2”のときに、スピンFET SPの状態(パラレル/アンチパラレル)に応じて、出力電圧Voutが変化する点にある。
【0436】
次に、図52乃至図54のリコンフィギャブルなロジック回路のデバイス構造の一例について説明する。
【0437】
図56は、図52乃至図54のリコンフィギャブルなロジック回路のデバイス構造の平面図、図57は、図56のLVII−LVII線に沿う断面図である。
【0438】
このデバイスの特徴は、第一に、スピンFET SP,SNのフローティングゲートFGが電気的に接続されている点、第二に、強磁性体65aによりスピンFET SP,SNのドレインが構成されている点にある。
【0439】
半導体基板61内には、例えば、STI構造の素子分離層62が形成される。また、素子分離層62により取り囲まれた素子領域内には、N型ウェル領域63a及びP型ウェル領域63bが形成される。
【0440】
N型ウェル領域63aとP型ウェル領域63bとの境界に設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65aが形成される。強磁性体65aは、スピンFET SP,SNのドレインとなる。
【0441】
強磁性体65a上には、反強磁性体67が形成される。半導体基板61と強磁性体65aとの間には、トンネルバリア層64aが形成される。
【0442】
N型ウェル領域63aに設けられた凹部内には、磁化方向が変化する磁気フリー層としての強磁性強誘電体(スピンフィルター層)66が形成される。強磁性強誘電体66は、スピンFET SPのソースとなる。
【0443】
P型ウェル領域63bに設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65bが形成される。強磁性体65bは、スピンFET SNのソースとなる。
【0444】
強磁性体65b上には、反強磁性体67が形成される。半導体基板61と強磁性体65bとの間、及び、半導体基板61と強磁性強誘電体66との間には、それぞれトンネルバリア層64bが形成される。
【0445】
強磁性体65aと強磁性強誘電体66との間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONO(oxide/nitride/oxide)からなる絶縁層を介して、入力信号φaが印加されるゲートが形成される。
【0446】
同様に、強磁性体65a,65bの間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φbが印加されるゲートが形成される。
【0447】
以上、説明したように、第1例によれば、本発明の例に関わるスピンFETをリコンフィギャブルなロジック回路に適用することで、熱的安定性に優れたリコンフィギャブルなロジック回路を実現できる。
【0448】
B. 第2例
図58は、リコンフィギャブルなロジック回路の第2例を示している。
【0449】
本例では、本発明の例に関わるスピンFETが電源端子Vdd,Vssの間に直列に接続される。
【0450】
スピンFET SPは、Pチャネルタイプであり、ゲートには、入力信号φaが入力される。スピンFET SPについては、磁気記録部の磁化状態は、固定、本例では、パラレル状態に固定される。スピンFET SPのコンダクタンスGmは、スピンFET SNのコンダクタンスGmの比が以下に説明する関係にある場合には、“10”に設定される。
【0451】
スピンFET SNは、Nチャネルタイプであり、ゲートには、入力信号φbが入力される。スピンFET SNについては、磁気記録部の磁化状態(パラレル/アンチパラレル)を書き換えることができる。
【0452】
スピンFET SNのコンダクタンスGmは、例えば、パラレル状態のときの値とアンチパラレル状態のときの値との比が“100:1”になるように材料やサイズなどが決定される。
【0453】
尚、パラレル状態のときのコンダクタンスGmとアンチパラレル状態のときのコンダクタンスGmとの比は、上記と逆の関係、即ち、“1:100”であっても構わない。
【0454】
スピンFET SP,SNに関し、第1例と同様に、例えば、共通のフローティングゲートを設けることもできる。この場合、フローティングゲートの電圧Vfgとして(φa+φb)/2を生成できるため、このようにすることは、安定したロジックを構成するに当たって好ましい。
【0455】
スピンFET SP,SNの接続点の信号V1は、インバータを経由すると出力信号Voutとなる。
【0456】
図58のリコンフィギャブルなロジック回路において、スピンFET SNの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“100”(スピンFET SPのコンダクタンスGmを“10”とした場合)にすると、表3に示すように、出力信号Voutは、入力信号φa,φbのOR(Y=A+B)となる。
【表3】
【0457】
但し、表3において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0458】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0459】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0460】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0461】
但し、スピンFET SPのコンダクタンスGmは“10”に設定され、スピンFET SNのコンダクタンスGmは“100”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“10:100”=“1:10”になる。
【0462】
従って、V1をVss(=“0”)にプルダウンする能力が、V1をVdd(=“1”)にプルアップする能力よりも勝り、V1は“0”となり、出力信号Voutは“1”となる。
【0463】
また、図58のリコンフィギャブルなロジック回路において、スピンFET SNの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“1”(スピンFET SPのコンダクタンスGmを“10”とした場合)にすると、表4に示すように、出力信号Voutは、入力信号φa,φbのAND(Y=A・B)となる。
【表4】
【0464】
但し、表4において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0465】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0466】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0467】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0468】
但し、スピンFET SPのコンダクタンスGmは“10”に設定され、スピンFET SNのコンダクタンスGmは“1”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“10:1”になる。
【0469】
従って、V1をVdd(=“1”)にプルアップする能力が、V1をVss(=“0”)にプルダウンする能力よりも勝り、V1は“1”となり、出力信号Voutは“0”となる。
【0470】
このように、本発明の例に関わるスピンFETが適用されたリコンフィギャブルなロジック回路によれば、例えば、プログラムデータに基づいて、スピンFET SNの状態(パラレル/アンチパラレル)を書き換えて、そのコンダクタンスGmを変えることにより、再設計することなく、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる。
【0471】
尚、本例のリコンフィギャブルなロジック回路では、PチャネルタイプスピンFET SPをパラレル状態に固定して、そのコンダクタンスGmを“10”に固定する。
【0472】
ここで、スピンFET SPについては、そのコンダクタンスGmが“10”に固定されていればよいので、例えば、図59に示すように、通常のPチャネルMISトランジスタSPを使用してもよく、さらに、図60に示すように、アンチパラレル状態のPチャネルタイプスピンFET SPを使用してもよい。
【0473】
図61は、図58乃至図60のリコンフィギャブルなロジック回路において、共通のフローティングゲートの電圧Vfgと出力電圧Voutとの関係を示したものである。
【0474】
その特徴は、共通のフローティングゲートの電圧Vfgが“1/2”のときに、スピンFET SNの状態(パラレル/アンチパラレル)に応じて、出力電圧Voutが変化する点にある。
【0475】
次に、図58乃至図60のリコンフィギャブルなロジック回路のデバイス構造の一例について説明する。
【0476】
図62は、図58乃至図60のリコンフィギャブルなロジック回路のデバイス構造の平面図、図63は、図62のLXIII−LXIII線に沿う断面図である。
【0477】
このデバイスの特徴は、第一に、スピンFET SP,SNのフローティングゲートFGが電気的に接続されている点、第二に、強磁性体65aによりスピンFET SP,SNのドレインが構成されている点にある。
【0478】
半導体基板61内には、例えば、STI構造の素子分離層62が形成される。また、素子分離層62により取り囲まれた素子領域内には、N型ウェル領域63a及びP型ウェル領域63bが形成される。
【0479】
N型ウェル領域63aとP型ウェル領域63bとの境界に設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65aが形成される。強磁性体65aは、スピンFET SP,SNのドレインとなる。
【0480】
強磁性体65a上には、反強磁性体67が形成される。半導体基板61と強磁性体65aとの間には、トンネルバリア層64aが形成される。
【0481】
N型ウェル領域63aに設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65bが形成される。強磁性体65bは、スピンFET SPのソースとなる。
【0482】
P型ウェル領域63bに設けられた凹部内には、磁化方向が変化する磁気フリー層としての強磁性強誘電体(スピンフィルター層)66が形成される。強磁性強誘電体66は、スピンFET SNのソースとなる。
【0483】
強磁性体65b上には、反強磁性体67が形成される。半導体基板61と強磁性体65bとの間、及び、半導体基板61と強磁性強誘電体66との間には、それぞれトンネルバリア層64bが形成される。
【0484】
強磁性体65a,65bの間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φaが印加されるゲートが形成される。
【0485】
強磁性体65aと強磁性強誘電体66との間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φbが印加されるゲートが形成される。
【0486】
以上、説明したように、第2例によれば、本発明の例に関わるスピンFETをリコンフィギャブルなロジック回路に適用することで、熱的安定性に優れたリコンフィギャブルなロジック回路を実現できる。
【0487】
c. その他
尚、上記第1及び第2例においては、PチャネルタイプスピンFETとNチャネルタイプスピンFETとをペアで用いたが、同一のロジックが実現できれば、トランジスタの導電型については特に限定されることはない。
【0488】
(2) 半導体メモリに適用する場合
次に、本発明の例に関わるスピンFETを半導体メモリに適用する場合の例について説明する。
【0489】
本発明の例に関わるスピンFETは、それ自体を半導体メモリのメモリセルとして使用できる。
【0490】
図64は、スピンFETを使用した半導体メモリの例を示している。
【0491】
メモリセルアレイは、アレイ状に配置された複数のスピンFETから構成される。そして、例えば、1つのスピンFETにより1つのメモリセルが構成される。スピンFETのソース/ドレインの一方は、ビット線BL(L)に接続され、他方は、ビット線BL(R)に接続される。ビット線BL(L),BL(R)は、同じ方向、本例では、共に、カラム方向に延びている。
【0492】
ビット線BL(L)の一端には、CMOSタイプドライバ/シンカーDS1が接続される。ドライバ/シンカーDS1は、電源端子Vdd,Vss間に直列接続され、スピン注入電流Isの発生/遮断を制御するPチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1から構成される。
【0493】
そして、ビット線BL(L)の一端は、MOSトランジスタP1,N1の接続点に接続され、制御信号Aは、PチャネルMOSトランジスタP1のゲートに入力され、制御信号Cは、NチャネルMOSトランジスタN1のゲートに入力される。
【0494】
ビット線BL(L)の他端には、カラム選択スイッチとしてのNチャネルMOSトランジスタST1を経由して、センスアンプS/Aが接続される。センスアンプS/Aは、例えば、差動増幅器から構成され、リファレンス電圧Vrefに基づいて、スピンFETに記憶されたデータの値を判定する。
【0495】
センスアンプS/Aの出力信号は、選択されたスピンFETの読み出しデータDATAとなる。
【0496】
制御信号φjは、カラムjを選択するカラム選択信号であり、NチャネルMOSトランジスタST1のゲートに入力される。
【0497】
ビット線BL(R)の一端には、CMOSタイプドライバ/シンカーDS2が接続される。ドライバ/シンカーDS2は、電源端子Vdd,Vss間に直列接続され、スピン注入電流Isの発生/遮断を制御するPチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2を有する。
【0498】
そして、ビット線BL(R)の一端は、MOSトランジスタP2,N2の接続点に接続され、制御信号Bは、PチャネルMOSトランジスタP2のゲートに入力され、制御信号Dは、NチャネルMOSトランジスタN2のゲートに入力される。
【0499】
NチャネルMOSトランジスタNEは、ビット線BL(R)と電源端子Vssとの間に接続され、読み出し時にオンとなる。制御信号Eは、ロウiを選択するロウ選択信号であり、MOSトランジスタNEのゲートに入力される。
【0500】
このような半導体メモリにおいて、例えば、メモリセルとしてのスピンFETがNチャネルタイプである場合、例えば、以下のようにしてスピンFETの磁気記録部に対する書き込みを行う。
【0501】
“0”−書き込みの場合には、制御信号Wiを“H”、制御信号A,Cを“L”、制御信号B,Dを“H”にし、スピン注入電流Isを、ドライバ/シンカーDS1からドライバ/シンカーDS2に向かって流す。
【0502】
“1”−書き込みの場合には、制御信号Wiを“H”、制御信号A,Cを“H”、制御信号B,Dを“L”にし、スピン注入電流Isを、ドライバ/シンカーDS2からドライバ/シンカーDS1に向かって流す。
【0503】
また、データ読み出しは、制御信号Wiを“H”、制御信号A,Bを“H”、制御信号C,Dを“L”にし、制御信号E,φjを“H”にして、読み出し電流を、センスアンプS/AからスピンFETを経由してMOSトランジスタNEに向かって流すことにより行う。
【0504】
尚、読み出し電流の値は、スピン注入電流の値よりも小さくし、読み出し時に誤書き込みが発生することを防止する。
【0505】
(3) チップ上に搭載してシステムを構成する場合
図65は、半導体メモリの例である。
【0506】
本発明の例に関わるスピンFETは、半導体メモリの周辺回路に使用する。メモリセルアレイは、例えば、MRAM(magnetic random access memory)、FeRAM(ferroelectric random access memory)、フラッシュメモリ(NAND型、NOR型など)である。
【0507】
また、メモリセルアレイとしては、本発明の例に関わる新たな原理に基づくスピンメモリとすることも可能である。
【0508】
図66は、システムLSIの例である。
システムLSIは、SoC(system on chip)を含む。
【0509】
本発明の例に関わるスピンFETは、例えば、システムLSIを構成するロジック回路に使用する。CPU(central processing unit)については、通常のCMOS回路により構成してもよいし、本発明の例に関わるスピンFETにより構成してもよい。
【0510】
また、ROM(read only memory)については、フラッシュメモリなどの不揮発性半導体メモリの他、本発明の例に関わるスピンFETをメモリセルとする半導体メモリ、本発明の例に関わるスピンメモリなどを使用できる。
【0511】
RAM(random access memory)は、SRAM,DRAMなどの高速動作が可能なメモリにより構成する。
【0512】
図67は、メモリ混載ロジックLSIの例である。
本発明の例に関わるスピンFETは、ロジック回路に使用する。また、メモリ回路については、通常の半導体メモリの他、本発明の例に関わるスピンFETをメモリセルとする半導体メモリ、本発明の例に関わるスピンメモリなどを使用できる。
【0513】
7. その他
本発明の例によれば、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現でき、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現できる。
【0514】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0515】
【図1】スピンFETの第1基本構造を示す断面図。
【図2】スピンFETの第2基本構造を示す断面図。
【図3】スピンFETの第3基本構造を示す断面図。
【図4】スピンFETの第4基本構造を示す断面図。
【図5】スピンFETの第5基本構造を示す断面図。
【図6】スピンFETの第6基本構造を示す断面図。
【図7】スピンFETの第7基本構造を示す断面図。
【図8】スピンFETの第8基本構造を示す断面図。
【図9】スピンFETの第9基本構造を示す断面図。
【図10】スピンFETの第10基本構造を示す断面図。
【図11】スピンFETの読み出し時の様子を示す断面図。
【図12】スピンメモリのメモリセルアレイの例を示す回路図。
【図13】スピンメモリのメモリセルアレイの例を示す回路図。
【図14】スピンメモリの第1基本構造を示す断面図。
【図15】スピンメモリの第1基本構造を示す断面図。
【図16】スピンメモリの第2基本構造を示す断面図。
【図17】スピンメモリの第2基本構造を示す断面図。
【図18】スピンメモリの第3基本構造を示す断面図。
【図19】スピンメモリの第3基本構造を示す断面図。
【図20】スピンメモリの第4基本構造を示す断面図。
【図21】スピンメモリの第4基本構造を示す断面図。
【図22】スピンFETの材料例を示す断面図。
【図23】スピンメモリのメモリセルの材料例を示す断面図。
【図24】スピンFETの材料例を示す断面図。
【図25】スピンメモリのメモリセルの材料例を示す断面図。
【図26】スピンFETの材料例を示す断面図。
【図27】スピンFETの材料例を示す断面図。
【図28】図26及び図27のスピンFETのエネルギーバンド図。
【図29】スピンメモリのメモリセルの材料例を示す断面図。
【図30】スピンメモリのメモリセルの材料例を示す断面図。
【図31】図29及び図30のスピンメモリのメモリセルのエネルギーバンド図。
【図32】スピンFETの材料例を示す断面図。
【図33】スピンFETの材料例を示す断面図。
【図34】図32及び図33のスピンFETのエネルギーバンド図。
【図35】スピンFETの材料例を示す断面図。
【図36】スピンメモリのメモリセルの材料例を示す断面図。
【図37】スピンFETの材料例を示す断面図。
【図38】スピンメモリのメモリセルの材料例を示す断面図。
【図39】スピンFETの材料例を示す断面図。
【図40】スピンメモリのメモリセルの材料例を示す断面図。
【図41】スピンFETの製造方法の一工程を示す断面図。
【図42】スピンFETの製造方法の一工程を示す断面図。
【図43】スピンFETの製造方法の一工程を示す断面図。
【図44】スピンFETの製造方法の一工程を示す断面図。
【図45】スピンFETの製造方法の一工程を示す断面図。
【図46】スピンFETの製造方法の一工程を示す断面図。
【図47】サンプルの特性を示す図。
【図48】サンプルの特性を示す図。
【図49】書き込み/読み出し電流波形を示す図。
【図50】書き込み/読み出し電流波形を示す図。
【図51】サンプルの特性を示す図。
【図52】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図53】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図54】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図55】フローティングゲート電圧Vfgと出力信号Voutの関係を示す図。
【図56】デバイス構造の例を示す平面図。
【図57】図56のLVII−LVII線に沿う断面図。
【図58】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図59】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図60】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図61】フローティングゲート電圧Vfgと出力信号Voutの関係を示す図。
【図62】デバイス構造の例を示す平面図。
【図63】図62のLXIII−LXIII線に沿う断面図。
【図64】スピンFETをメモリセルとする半導体メモリの例を示す回路図。
【図65】メモリチップを示す図。
【図66】システムLSIを示す図。
【図67】メモリ混載ロジックLSIを示す図。
【符号の説明】
【0516】
11,31: 半導体基板、 12: 磁気固着層、 13: 磁気フリー層、 14,46: 反強磁性層、 15,40: 電場により磁化方向が変化する磁性層(制御層)、 16,17: 電極、 18: ゲート絶縁層、 19,35: ゲート電極、 20,21,25,44: トンネルバリア層、 22: 電場により磁化方向が変化する磁性層(磁気フリー層)、 24,32: 素子分離層、 33,34: ソース/ドレイン領域、 36: コンタクトプラグ、 37: 中間層、 38: 下部電極、 39: バッファ層、 41,43: 強磁性層(磁気フリー層)、 42,50: 非磁性層、 45:強磁性層(磁気固着層)、 47: キャップ層、 48: コンタクト層、 49: 層間絶縁層。
【技術分野】
【0001】
本発明は、新しい原理に基づいたスピンFET(spin field effect transistor)及びスピンメモリに関する。
【背景技術】
【0002】
近年、電子のスピン自由度を利用したスピンエレクトロニクスデバイスの実用化を目指して研究開発が日々盛んに行われている。例えば、磁気ランダムアクセスメモリ(MRAM: magnetic random access memory)や、ハードディスクの再生磁気ヘッドなどのTMR(tunnel magneto-resistance)効果を利用するデバイスは、その代表例である。
【0003】
最近では、次世代スピンデバイスとしてスピンFETが提案されている。
【0004】
スピンFETは、2値データを記憶する磁気記録部を有する点に特長を有し、メモリセルや、リコンフィギャブル(re-configurable)なロジック回路の構成要素などに使用される。スピンFETによりロジック回路を構成する場合、1種類の回路の磁気記録部のデータを書き換えるだけで、AND、NOR、OR、EX-ORなどの全てのロジックを選択的に実現できる可能性がある。
【0005】
これが実現されると、ロジック回路の種類に応じてトランジスタのレイアウトを変える必要がなくなるため、設計/開発期間の大幅な短縮と製造コストの大幅な削減が図れる。
【0006】
従って、このようなロジック回路を磁気ランダムアクセスメモリや強誘電体メモリ(FeRAM: ferroelectric random access memory)などの不揮発性半導体メモリと組み合わせて使用することが検討されている。
【0007】
しかし、現状のスピンFETでは、磁気記録部に対するデータ書き込みを電流磁場(書き込み電流により発生する磁場)又はスピン注入電流(スピン偏極電子)により行っている。
【0008】
このため、前者の電流磁場を使用する場合には、素子サイズが小さくなると、書き込み電流の値が大きくなって消費電力が増大する、という問題が発生し、後者のスピン注入電流を使用する場合には、データ書き込みに大きな電流密度を必要とするためにトンネルバリアの破壊という信頼性上の問題が発生する。
【0009】
このような問題は、電子のスピン自由度を利用して書き込み/読み出しを行うスピンメモリにおいても同様に生じる。
【非特許文献1】JAP97, 10C514 (2005)
【非特許文献2】Science 30, 2004 vol.303 pp.661.
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明の例では、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現し、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現する。
【課題を解決するための手段】
【0011】
本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のチャネルと、チャネル上にゲート絶縁層を介して配置されるゲート電極と、磁気フリー層上に配置され、電場により磁化方向が変化する磁性層とを備える。
【0012】
本発明の例に関わるスピンFETは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のチャネルと、チャネル上にゲート絶縁層を介して配置されるゲート電極とを備え、磁気フリー層は、電場により磁化方向が変化する磁性層から構成される。
【0013】
本発明の例に関わるスピンメモリは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のトンネルバリア層と、磁気フリー層に隣接して配置され、電場により磁化方向が変化する磁性層とから構成されるメモリセルを備える。
【0014】
本発明の例に関わるスピンメモリは、磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、磁気固着層と磁気フリー層との間のトンネルバリア層とから構成されるメモリセルを備え、磁気フリー層は、電場により磁化方向が変化する磁性層から構成される。
【発明の効果】
【0015】
本発明の例によれば、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現でき、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現できる。
【発明を実施するための最良の形態】
【0016】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【0017】
1. 概要
本発明の例では、スピンFETの磁気記録部又はスピンメモリのメモリセルに対するデータ書き込みに関して、少なくとも電場により書き込みデータの値、即ち、スピンの向きを制御する新しい原理を提案する。
【0018】
そのために、電場により磁化方向が変化する材料、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などをスピンFETの磁気記録部又はスピンメモリのメモリセルに使用する。
【0019】
ここで、RMnO3 及びR2MnO5 (但し、Rは、希土類を表す)は、電圧により磁性を発現することが知られているが、この特長は、数10Kという低温でのみ現れ、かつ、磁化方向を制御するものではないため、これをデバイスとして応用することは難しい。
【0020】
Cr2O3/Pt(0.7nm)/[Co(0.3nm)Pt(1.2nm)]3/Pt(3.1nm)については(括弧内の数値は膜厚を表す)、150Kでこれに電圧を印加するとCoPtの磁化がゼロ磁場で反転していることが確認されている(非特許文献1を参照)。
【0021】
また、BaTiO3-CoFe2O4 ナノ構造については、常温において電磁気効果が見出されている(非特許文献2を参照)。
【0022】
さらに、Cr2O3, Bi2FeCrO6, BiFeO3,PbTiO3-CoFe2O4ナノ構造などの材料についても、電場により磁化方向が変化する。
【0023】
そこで、本発明の例では、これらの材料を利用してスピンFET又はスピンメモリを構成する。
【0024】
このようなスピンFET及びスピンメモリによれば、データ書き込み時に電場により書き込みデータの値を制御するため、低消費電力化と高信頼性とを同時に実現できる。
【0025】
2. 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
【0026】
(1) スピンFET
まず、本発明の例をスピンFETに適用した場合について説明する。
【0027】
A. 第1基本構造
図1は、スピンFETの第1基本構造を示している。
第1基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するショットキーバリアタイプスピンFETに関する。
【0028】
半導体基板11内には、強磁性層から構成されるソース/ドレイン領域12,13が形成される。ソース/ドレイン領域12は、磁気固着層(ハード層)であり、反強磁性層(anti-ferromagnetic layer)14により磁化方向が固着される。ソース/ドレイン領域13は、磁化方向が変化する磁気フリー層(ソフト層)である。
【0029】
磁気フリー層としてのソース/ドレイン領域13上には、電場により磁化方向が変化する磁性層15が形成される。磁性層15は、磁気フリー層の磁化方向を制御する制御層として機能し、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0030】
即ち、磁性層15の磁化方向は、磁性層15に印加される電圧の向きにより変化する。そして、この磁性層15の磁化による磁気結合により、スピン注入書き込み方式による磁化反転をアシストする。
【0031】
また、磁性層15は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これにより磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0032】
反強磁性層14上及び磁性層15上には、それぞれ電極16,17が形成される。
【0033】
電極16は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。同様に、電極17は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0034】
ソース/ドレイン領域12,13間のチャネル上には、ゲート絶縁層18を介してゲート電極19が形成される。
【0035】
このような構造のスピンFETにおいて、データ書き込みは、ゲート電極19に書き込みゲート電圧Wを与え、半導体基板11とソース/ドレイン領域12,13との間に発生するショットキーバリアの障壁の厚さを薄くし、磁気フリー層としてのソース/ドレイン領域13にスピン注入電流を流すことにより行う。
【0036】
書き込みデータの値は、スピン注入電流の向きにより決定され、スピン注入電流の向きは、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより制御される。
【0037】
ここで、スピン注入書き込み時、磁性層15には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層15には歪が生じ、まず、磁性層15の磁化が反転する。そして、磁性層15の磁化が磁気フリー層としてのソース/ドレイン領域13の磁化反転をアシストする。
【0038】
例えば、ソース/ドレイン領域12,13の磁気モーメントを反平行(磁化方向が逆向き)にするときには、スピン注入電流をPチャネルMOSトランジスタP1からNチャネルMOSトランジスタN2に向かって流す。
【0039】
この時、磁性層15には、ソース/ドレイン領域13側がプラス、電極17側がマイナスとなる電場が発生し、まず、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0040】
従って、磁気フリー層としてのソース/ドレイン領域13の磁化は、磁性層15との磁気結合により、磁性層15の磁化と同じ方向を向き易くなる。
【0041】
この状態で、スピンフィルター層としての磁性層15からソース/ドレイン領域13にスピン偏極電子が注入されると共に、磁気固着層としてのソース/ドレイン領域12で反射されたスピン偏極電子がソース/ドレイン領域13に注入される結果、ソース/ドレイン領域13の磁化は、ソース/ドレイン領域12の磁化に対して反平行となる。
【0042】
また、ソース/ドレイン領域12,13の磁気モーメントを平行(磁化方向が同じ向き)にするときには、スピン注入電流をPチャネルMOSトランジスタP2からNチャネルMOSトランジスタN1に向かって流す。
【0043】
この時、磁性層15には、ソース/ドレイン領域13側がマイナス、電極17側がプラスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0044】
従って、磁気フリー層としてのソース/ドレイン領域13の磁化は、磁性層15との磁気結合により、磁性層15の磁化と同じ方向を向き易くなる。
【0045】
この状態で、磁気固着層としてのソース/ドレイン領域12から磁気フリー層としてのソース/ドレイン領域13にスピン偏極電子が注入される結果、ソース/ドレイン領域13の磁化は、ソース/ドレイン領域12の磁化に対して平行となる。
【0046】
このように、第1基本構造によれば、磁性層15がスピン注入磁化反転をアシストするため、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0047】
データ読み出しは、例えば、図11に示すように、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0048】
読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0049】
ソース/ドレイン領域12,13の磁気モーメントが平行の場合には、ソース/ドレイン領域12,13を通常の金属から構成した場合と同じとなるため、スピンFETには大きな読み出し電流が流れる。
【0050】
また、ソース/ドレイン領域12,13の磁気モーメントが反平行の場合には、アップ(UP)スピンがアップスピンバンドに、ダウン(DOWN)スピンがダウンスピンバンドに、それぞれショットキーバリアを介してトンネルする結果、スピンFETに流れる読み出し電流は極端に小さくなる。
【0051】
従って、第1基本構造によれば、磁気記録部に書き込んだデータに応じて、スピンFETを、ゲート電圧によりスイッチングが制御される通常のトランジスタとして、又は、ゲート電圧によらず、常にオフ状態のトランジスタとして選択的に使用できる。また、磁気記録部のデータを書き換えることにより、リコンフィギャブルなロジック回路を実現できる。
【0052】
尚、ソース/ドレイン領域12,13は、大きなMR(magneto-resistive)比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0053】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0054】
以上、説明したように、第1基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0055】
B. 第2基本構造
図2は、スピンFETの第2基本構造を示している。
第2基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するトンネルバリアタイプスピンFETに関する。
【0056】
第2基本構造は、第1基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第1基本構造と同じである。
【0057】
データ書き込みは、第1基本構造と同様に、ゲート電極19に書き込みゲート電圧Wを与えてSi価電子帯のバンド端を制御し、これにより発生したスピン偏極電子を磁気フリー層としてのソース/ドレイン領域13に注入することにより行う。この時の磁性層15のふるまいについては、第1基本構造の場合と同じである。
【0058】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0059】
尚、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12,13は、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0060】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0061】
第2基本構造によれば、第1基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0062】
C. 第3基本構造
図3は、スピンFETの第3基本構造を示している。
第3基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0063】
デバイス構造については第1基本構造と同じであるため、ここでは、その説明を省略する。
【0064】
第3基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0065】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0066】
例えば、ソース/ドレイン領域12,13の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0067】
この時、磁性層15の内部では、ソース/ドレイン領域13側がプラス、電極17側がマイナスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。これに伴い、磁気フリー層としてのソース/ドレイン領域13の磁化も、磁性層15との磁気結合によって、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0068】
また、ソース/ドレイン領域12,13の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0069】
この時、磁性層15の内部では、ソース/ドレイン領域13側がマイナス、電極17側がプラスとなる電場が発生し、磁性層15の磁化が磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。これに伴い、磁気フリー層としてのソース/ドレイン領域13の磁化も、磁性層15との磁気結合によって、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0070】
このように、第3基本構造によれば、磁性層15に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0071】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0072】
ソース/ドレイン領域12,13の磁気モーメントが平行の場合には、ソース/ドレイン領域12,13を通常の金属から構成した場合と同じとなるため、スピンFETには大きな読み出し電流が流れる。
【0073】
また、ソース/ドレイン領域12,13の磁気モーメントが反平行の場合には、アップ(UP)スピンがアップスピンバンドに、ダウン(DOWN)スピンがダウンスピンバンドに、それぞれショットキーバリアを介してトンネルする結果、スピンFETに流れる読み出し電流は極端に小さくなる。
【0074】
従って、第3基本構造によれば、磁気記録部に書き込んだデータに応じて、スピンFETを、ゲート電圧によりスイッチングが制御される通常のトランジスタとして、又は、ゲート電圧によらず、常にオフ状態のトランジスタとして選択的に使用できる。また、磁気記録部のデータを書き換えることにより、リコンフィギャブルなロジック回路を実現できる。
【0075】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0076】
また、ソース/ドレイン領域12,13は、大きなMR比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0077】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0078】
以上、説明したように、第3基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0079】
D. 第4基本構造
図4は、スピンFETの第4基本構造を示している。
第4基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0080】
第4基本構造は、第3基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第3基本構造と同じである。
【0081】
データ書き込みは、第3基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0082】
データ読み出しは、第1基本構造と同様に、ゲート電極19に読み出しゲート電圧Rを与え、磁気フリー層としてのソース/ドレイン領域13に読み出し電流を流すことにより行う。
【0083】
尚、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0084】
また、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12,13を構成する材料については、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0085】
また、半導体基板11を構成する材料については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0086】
第4基本構造によれば、第3基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0087】
E. 第5基本構造
図5は、スピンFETの第5基本構造を示している。
第5基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するショットキーバリアタイプスピンFETに関する。
【0088】
半導体基板11内には、強磁性層から構成されるソース/ドレイン領域12,22が形成される。ソース/ドレイン領域12は、磁気固着層(ハード層)であり、反強磁性層14により磁化方向が固着される。ソース/ドレイン領域22は、磁化方向が変化する磁気フリー層(ソフト層)である。
【0089】
磁気フリー層としてのソース/ドレイン領域22は、電場により磁化方向が変化する磁性層、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0090】
即ち、ソース/ドレイン領域22の磁化方向は、ソース/ドレイン領域22に印加される電圧の向きにより変化する。また、ソース/ドレイン領域22は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出すスピンフィルター層としての機能を有していてもよい。
【0091】
反強磁性層14上及びソース/ドレイン領域22上には、それぞれ電極16,17が形成される。
【0092】
電極16は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。同様に、電極17は、スピン注入電流を発生させるためのドライバ/シンカー、即ち、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0093】
ソース/ドレイン領域12,22間のチャネル上には、ゲート絶縁層18を介してゲート電極19が形成される。
【0094】
このような構造のスピンFETにおいて、データ書き込みは、ゲート電極19に書き込みゲート電圧Wを与え、半導体基板11とソース/ドレイン領域12,22との間に発生するショットキーバリアの障壁の厚さを薄くし、磁気フリー層としてのソース/ドレイン領域22にスピン注入電流を流すことにより行う。
【0095】
書き込みデータの値は、スピン注入電流の向きにより決定され、スピン注入電流の向きは、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより制御される。
【0096】
ここで、スピン注入書き込み時、ソース/ドレイン領域22には一定電圧が印加され、その内部には電場が発生する。この電場に起因して、ソース/ドレイン領域22には歪が生じるため、スピン注入磁化反転が行い易くなる。
【0097】
例えば、ソース/ドレイン領域12,22の磁気モーメントを反平行にするときには、スピン注入電流をPチャネルMOSトランジスタP1からNチャネルMOSトランジスタN2に向かって流す。
【0098】
この時、第1実施の形態と同様の原理でスピン偏極電子が発生すると共に、ソース/ドレイン領域22には、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0099】
また、ソース/ドレイン領域12,22の磁気モーメントを平行にするときには、スピン注入電流をPチャネルMOSトランジスタP2からNチャネルMOSトランジスタN1に向かって流す。
【0100】
この時、第1実施の形態と同様の原理でスピン偏極電子が発生すると共に、ソース/ドレイン領域22には、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0101】
このように、第5基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0102】
データ読み出しは、第1基本構造と同様に行うことができる。
【0103】
尚、ソース/ドレイン領域12,13については、大きなMR比を実現するために、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0104】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0105】
以上、説明したように、第5基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0106】
F. 第6基本構造
図6は、スピンFETの第6基本構造を示している。
第6基本構造は、スピン注入書き込み方式によりデータ書き込みを実行するトンネルバリアタイプスピンFETに関する。
【0107】
第6基本構造は、第5基本構造と比べると、半導体基板11とソース/ドレイン領域12,22との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第5基本構造と同じである。
【0108】
データ書き込みは、第5基本構造と同様に、ゲート電極19に書き込みゲート電圧Wを与えてSi価電子帯のバンド端を制御し、これにより発生したスピン偏極電子を磁気フリー層としてのソース/ドレイン領域22に注入することにより行う。この時のソース/ドレイン領域22のふるまいについては、第5基本構造の場合と同じである。
【0109】
尚、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12は、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0110】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0111】
第6基本構造によれば、第5基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0112】
G. 第7基本構造
図7は、スピンFETの第7基本構造を示している。
第7基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0113】
デバイス構造については第5基本構造と同じであるため、ここでは、その説明を省略する。
【0114】
第7基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0115】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、磁性層15の内部に電場を発生させることにより行う。
【0116】
例えば、ソース/ドレイン領域12,22の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0117】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して反平行となる。
【0118】
また、ソース/ドレイン領域12,22の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0119】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域12の磁化に対して平行となる。
【0120】
このように、第7基本構造によれば、ソース/ドレイン領域22に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0121】
データ読み出しは、第1基本構造と同様に行うことができる。
【0122】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0123】
また、ソース/ドレイン領域12は、磁性半導体や、磁性化合物などの高抵抗な強磁性体から構成することが好ましい。
【0124】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0125】
以上、説明したように、第7基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0126】
H. 第8基本構造
図8は、スピンFETの第8基本構造を示している。
第8基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0127】
第8基本構造は、第7基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第7基本構造と同じである。
【0128】
データ書き込みは、第7基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域(スピンフィルター層)22の内部に電場を発生させることにより行う。
【0129】
尚、第7基本構造と同様に、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0130】
また、トンネルバリアタイプスピンFETの場合、ソース/ドレイン領域12を構成する材料については、磁性半導体、磁性化合物、強磁性金属(金属、合金、化合物を含む)などから選択できる。
【0131】
また、半導体基板11については、ソース/ドレイン領域12,13に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0132】
第8基本構造によれば、第7基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域12,13とが分離されるため、半導体基板11及びソース/ドレイン領域12,13を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0133】
I. 第9基本構造
図9は、スピンFETの第9基本構造を示している。
第9基本構造は、電場のみでデータ書き込みを実行する新たな原理のショットキーバリアタイプスピンFETに関する。
【0134】
第9基本構造は、第7基本構造と比べると、磁気固着層としてのソース/ドレイン領域23が磁気フリー層としてのソース/ドレイン領域22と同じ材料から構成される点が異なり、その他については第7基本構造と同じである。
【0135】
第9基本構造では、スピン注入書き込み方式を利用せず、電場のみで磁気記録部に対するデータ書き込みを実行する。
【0136】
具体的には、データ書き込みは、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域22の内部に電場を発生させることにより行う。
【0137】
例えば、ソース/ドレイン領域22,23の磁気モーメントを反平行にするときには、電圧V1,V2の関係を、V2>V1にする。
【0138】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がプラス、電極17側がマイナスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域23の磁化に対して反平行となる。
【0139】
また、ソース/ドレイン領域22,23の磁気モーメントを平行にするときには、電圧V1,V2の関係を、V1>V2にする。
【0140】
この時、ソース/ドレイン領域22の内部では、半導体基板11側がマイナス、電極17側がプラスとなる電場が発生する結果、ソース/ドレイン領域22の磁化は、磁気固着層としてのソース/ドレイン領域23の磁化に対して平行となる。
【0141】
ここで、データ書き込み時には、ソース/ドレイン領域23の内部に電場が発生しないように、電極16については、フローティング状態にするか、又は、電圧V2を与えておくことが好ましい。
【0142】
従って、第9基本構造によれば、ソース/ドレイン領域22に電場を作用させるだけでスピンFETの磁気記録部に対するデータ書き込みを行うことができるため、低消費電力化及び高信頼性を実現できる。
【0143】
データ読み出しは、第1基本構造と同様に行うことができる。
【0144】
尚、ゲート電極19に電圧V2を与えることに代えて、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0145】
また、ショットキーバリアタイプスピンFETの場合、半導体基板11は、真性半導体を用いることが好ましい。但し、半導体基板11内に多少の不純物が混在していても構わない。
【0146】
以上、説明したように、第9基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理のスピンFETを実現できる。これにより、低消費電力、高信頼性のリコンフィギャブルなロジック回路を実現できる。
【0147】
J. 第10基本構造
図10は、スピンFETの第10基本構造を示している。
第10基本構造は、電場のみでデータ書き込みを実行する新たな原理のトンネルバリアタイプスピンFETに関する。
【0148】
第10基本構造は、第9基本構造と比べると、半導体基板11とソース/ドレイン領域12,13との間に、それぞれトンネルバリア層(絶縁層)20,21が設けられている点が異なり、その他については第9基本構造と同じである。
【0149】
データ書き込みは、第9基本構造と同様に、電極17に書き込み電圧V1を与え、ゲート電極19に書き込み電圧V2を与え、ソース/ドレイン領域22の内部に電場を発生させることにより行う。
【0150】
尚、ゲート電極19に電圧V2を与えずに、半導体基板11にバックゲートバイアスとして電圧V2を与えてもよい。また、半導体基板11とゲート電極19の双方に電圧V2を与えるようにしてもよい。
【0151】
また、半導体基板11については、ソース/ドレイン領域22,23に直接接触することがないため、真性半導体、n型又はp型不純物がドーピングされた半導体などから選択できる。
【0152】
第10基本構造によれば、第9基本構造と同様の効果を得ることができる他、トンネルバリア層20,21により半導体基板11とソース/ドレイン領域22,23とが分離されるため、半導体基板11及びソース/ドレイン領域22,23を構成する材料の選択の幅が広がり、素子設計の自由度が増す。
【0153】
(2) スピンメモリ
次に、本発明の例をスピンメモリに適用した場合について説明する。
【0154】
本発明の例を適用するに当たっては、メモリセルアレイの構造に特に制限されることはないが、説明を分かり易くするため、まず、本発明の例の適用が可能なメモリセルアレイの代表例を説明する。
【0155】
図12は、メモリセルアレイの例を示している。
【0156】
メモリセルCの一端は、ビット線BLに接続される。
【0157】
ビット線BLの一端は、選択スイッチとしてのNチャネルMOSトランジスタST1を経由してセンスアンプS/Aに接続される。センスアンプS/Aは、メモリセルCからの読み出し電位Vrと参照電位Vrefとを比較し、出力信号DATAを出力する。尚、Rfは、帰還抵抗である。
【0158】
ビット線BLの他端は、選択スイッチとしてのNチャネルMOSトランジスタST2を経由して、PチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1に接続される。
【0159】
メモリセルCの他端は、下部電極Lに接続される。下部電極Lは、選択スイッチとしてのMOSトランジスタST3を経由してソース線SLに接続される。ソース線SLは、選択スイッチとしてのNチャネルMOSトランジスタST4を経由して、PチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2に接続される。
【0160】
また、ソース線SLは、選択スイッチとしてのNチャネルMOSトランジスタST5を経由して接地点Vssに接続される。MOSトランジスタST3のゲートは、ワード線WLに接続される。ワード線WLは、ビット線BLが延びる方向に対して交差する方向に延びる。
【0161】
この構造のスピンメモリでは、データ書き込みは、例えば、スピン注入書き込み方式により行う。即ち、制御信号A,B,C,DによるPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフによりメモリセルCに流れるスピン注入電流の向きを制御し、データ書き込みを実行する。
【0162】
また、メモリセルCは、電場により磁化方向が変化する磁性層、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などを含んでいる。
【0163】
電場により磁化方向が変化する磁性層は、スピン注入書き込み方式による磁化反転をアシストするため、スピン注入電流の電流密度をスピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0164】
尚、データ書き込みは、スピン注入書き込み方式によらず、電場のみでメモリセルCに対するデータ書き込みを実行する原理を採用することもできる。
【0165】
また、例えば、図13に示すように、書き込み電流線WWLをメモリセルアレイ内に配置し、書き込み電流線WWLに流れる書き込み電流により発生する磁場を磁化反転のアシストとしてさらに使用してもよい。
【0166】
以下、図12のメモリセルアレイを例にして、本発明の例に関わるスピンメモリのメモリセルの基本構造について説明する。
【0167】
A. 第1基本構造
図14は、スピンメモリの第1基本構造を示している。
【0168】
第1基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0169】
半導体基板11内には、STI(shallow trench isolation)構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。
【0170】
MOSトランジスタST3は、ソース拡散領域33、ドレイン拡散領域34及びこれらの間のチャネルの上部に形成されるゲート電極35を有する。ゲート電極35は、図12のワード線WLに対応する。
【0171】
ソース拡散領域33は、コンタクトプラグ36を経由してソース線SLに接続される。ドレイン拡散領域34は、中間層37を経由して下部電極38に接続される。
【0172】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0173】
メモリセルは、トップピン型MTJ(magnetic tunnel junction)素子と電場により磁化方向が変化する磁性層40とから構成される。
【0174】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、スピン注入書き込み方式による磁化反転をアシストする。
【0175】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0176】
MTJ素子の構造については、特に制限されることはないが、本例では、MTJ素子は、磁性層40上の強磁性層41と、強磁性層41上の非磁性層42と、非磁性層42上の強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。
【0177】
磁気フリー層は、強磁性層41、非磁性層42及び強磁性層43の積層から構成され、いわゆるSAF(synthetic anti-ferromagnetic)構造を有している。即ち、2つの強磁性層41,43は、反強磁性相互作用により互いに磁気結合している。
【0178】
磁気固着層は、強磁性層45から構成され、反強磁性層46により磁化方向が固着される。磁気固着層の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0179】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0180】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0181】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0182】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0183】
即ち、MTJ素子の磁気フリー層は、磁性層40と磁気結合しているため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0184】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0185】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0186】
従って、第1基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0187】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図15に示すように、ボトムピン型であってもよい。
【0188】
トップピン型の場合には、図14に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、強磁性層41、非磁性層42、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0189】
これに対し、ボトムピン型の場合には、図15に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、非磁性層42、強磁性層41、磁性層(スピンフィルター層)40の順で形成される。
【0190】
その他の構成については、両者同じである。
【0191】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0192】
以上、説明したように、第1基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0193】
B. 第2基本構造
図16は、スピンメモリの第2基本構造を示している。
【0194】
第2基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0195】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0196】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0197】
メモリセルは、トップピン型MTJ素子と電場により磁化方向が変化する磁性層40とから構成される。
【0198】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、例えば、スピン注入書き込み方式による磁化反転をアシストする。
【0199】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0200】
MTJ素子は、磁性層40上の強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。磁気フリー層は、強磁性層43から構成され、磁気固着層は、強磁性層45から構成される。
【0201】
強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0202】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0203】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0204】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0205】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0206】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0207】
即ち、MTJ素子の磁気フリー層は、磁性層40と磁気結合しているため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0208】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0209】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0210】
従って、第2基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0211】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図17に示すように、ボトムピン型であってもよい。
【0212】
トップピン型の場合には、図16に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0213】
これに対し、ボトムピン型の場合には、図17に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、磁性層(スピンフィルター層)40の順で形成される。
【0214】
その他の構成については、両者同じである。
【0215】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0216】
以上、説明したように、第2基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0217】
C. 第3基本構造
図18は、スピンメモリの第3基本構造を示している。
【0218】
第3基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0219】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0220】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0221】
メモリセルは、トップピン型MTJ素子と電場により磁化方向が変化する磁性層40とから構成される。
【0222】
磁性層40は、アモルファスバッファ層39上に配置され、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。磁性層40は、例えば、スピン注入書き込み方式による磁化反転をアシストする。
【0223】
また、磁性層40は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0224】
MTJ素子は、強磁性層43と、強磁性層43上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。磁気フリー層は、強磁性層43から構成され、磁気固着層は、強磁性層45から構成される。
【0225】
強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0226】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0227】
磁性層40と強磁性層43との間には、両者の磁気結合の強さを調整するための非磁性層50が配置される。非磁性層50の材質は、特に制限されないため、例えば、絶縁体、導電体などを使用できる。
【0228】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0229】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0230】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0231】
ここで、スピン注入書き込み時、磁性層40には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層40には歪が生じ、まず、磁性層40の磁化が反転する。そして、磁性層40の磁化がMTJ素子の磁気フリー層の磁化反転をアシストする。
【0232】
即ち、MTJ素子の磁気フリー層は、磁性層40の磁化の影響を受けるため、その磁化は、磁性層40の磁化方向と同じ方向を向こうとする。従って、MTJ素子の磁気フリー層について、スピン偏極電子による磁化反転が行い易くなる。
【0233】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。この場合、MTJ素子の磁気フリー層の磁化は、磁性層40の磁化反転と共に反転する。
【0234】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0235】
従って、第3基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0236】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図19に示すように、ボトムピン型であってもよい。
【0237】
トップピン型の場合には、図18に示すように、アモルファスバッファ39上に、磁性層(スピンフィルター層)40、非磁性層50、強磁性層43、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0238】
これに対し、ボトムピン型の場合には、図19に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、強磁性層43、非磁性層50、磁性層(スピンフィルター層)40の順で形成される。
【0239】
その他の構成については、両者同じである。
【0240】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0241】
以上、説明したように、第3基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0242】
C. 第4基本構造
図20は、スピンメモリの第4基本構造を示している。
【0243】
第4基本構造は、スピン注入書き込み方式又は電場のみによりデータ書き込みを実行するスピンメモリに関する。
【0244】
半導体基板11内には、STI構造の素子分離層32が形成される。素子分離層32に囲まれた素子領域内には、選択スイッチとしてのNチャネルMOSトランジスタST3が形成される。MOSトランジスタST3の構造は、第1基本構造と同じである。
【0245】
下部電極38上には、アモルファスバッファ層39を経由して本発明の例に関わるメモリセルが形成される。
【0246】
メモリセルは、トップピン型MTJ素子から構成される。MTJ素子は、磁性層(強磁性層)51と、磁性層51上のトンネルバリア層44と、トンネルバリア層44上の強磁性層45と、強磁性層45上の反強磁性層46とから構成される。
【0247】
磁気フリー層は、磁性層51から構成される。磁性層51は、アモルファスバッファ層39上に配置され、電場により磁化方向が変化する材料、例えば、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体であり隣接する強磁性層との界面での磁気モーメントの総和がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などから構成される。
【0248】
また、磁性層51は、書き込み時にスピン方向の揃った伝導電子(スピン偏極電子)を取り出し、これによりMTJ素子の磁気フリー層の磁化を反転させるスピンフィルター層としての機能を有していてもよい。
【0249】
磁気固着層は、強磁性層45から構成される。強磁性層45の磁化方向は、反強磁性層46により固着される。強磁性層45の磁化方向を固着するには、反強磁性層46を付与することに代えて、強磁性層45の保持力を大きくすることによっても行える。
【0250】
但し、安定性及び長期的信頼性の観点からすると、反強磁性層46により磁気固着層の磁化方向を固着するのが好ましい。
【0251】
MTJ素子の上面は、MTJ素子を保護する機能を持つキャップ層47及びコンタクト層(例えば、金属)48を経由してビット線BLに接続される。メモリセル及び選択スイッチは、絶縁層49に覆われ、ビット線BLは、例えば、絶縁層49上に配置される。
【0252】
このような構造のスピンメモリにおいて、データ書き込みは、例えば、MOSトランジスタST3をオンにしてメモリセルにスピン注入電流を流すことにより行う。
【0253】
書き込みデータの値は、例えば、図12のPチャネルMOSトランジスタP1,P2及びNチャネルMOSトランジスタN1,N2のオン/オフにより、スピン注入電流の向きを制御することで決定する。
【0254】
ここで、スピン注入書き込み時、磁性層51には一定電圧が印加され、その内部には電場が発生する。これに起因して、磁性層51には歪が生じるため、磁気フリー層としての磁性層51の磁化は、スピン注入書き込み方式により反転し易くなる。
【0255】
また、本例の構造の場合、スピン注入書き込み方式に代えて、電場のみでデータ書き込みを実行することもできる。
【0256】
データ読み出しは、例えば、MOSトランジスタST3をオンにしてメモリセルに読み出し電流を流すことにより行う。読み出し電流は、読み出し時における誤書き込みを防止するためにスピン注入電流よりも小さな値とする。
【0257】
従って、第4基本構造によれば、スピン注入電流の電流密度を、スピン注入書き込み方式のみで磁化反転を行う場合のそれよりも小さくすることができ、低消費電力化と共に信頼性の向上を図ることができる。
【0258】
本例では、MTJ素子をトップピン型としたが、これに限られず、例えば、図21に示すように、ボトムピン型であってもよい。
【0259】
トップピン型の場合には、図20に示すように、アモルファスバッファ39上に、磁性層(強磁性層)51、トンネルバリア層44、強磁性層45、反強磁性層46の順で形成される。
【0260】
これに対し、ボトムピン型の場合には、図21に示すように、アモルファスバッファ39上に、反強磁性層46、強磁性層45、トンネルバリア層44、磁性層(強磁性層)51の順で形成される。
【0261】
その他の構成については、両者同じである。
【0262】
尚、トップピン型MTJ素子は、製造プロセス上及び特性上、ボトムピン型MTJ素子よりも好ましい。
【0263】
以上、説明したように、第4基本構造によれば、電場により磁化方向が変化する磁性層を利用した新しい書き込み原理により、低消費電力、高信頼性のスピンメモリを実現できる。
【0264】
3. 材料例
本発明の例に関わるスピンFETの磁気記録部及びスピンメモリのメモリセルに使用する材料例について説明する。
【0265】
電場により磁化方向が変化する磁性層は、強磁性強誘電体、フェリ磁性強誘電体または反強磁性強誘電体で隣接する強磁性層との界面での磁気モーメントの総和(磁化が変化する方向におけるもの)がゼロでないもの、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料などにより構成する。例えば、このような磁性層の例を挙げると、強磁性強誘電体としてBi2FeCrO6, BiFeO3など、フェリ磁性強誘電体または反強磁性強誘電体としてCr2O3など、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料としてBaTiO3-CoFe2O4 ナノ構造, PbTiO3-CoFe2O4ナノ構造などがある。Bi2FeCrO6, BiFeO3は高温においても優れた特性を有する。
【0266】
また、上述の実施の形態で説明したような特性を持たせるためには、Cr2O3については、例えば、その結晶構造を、(111)配向にし、電場は、[111]方向に印加することが好ましく、[111]方向で磁化を変化させることができる。また、Bi2FeCrO6, BiFeO3を用いることも可能であり、例えば、その結晶構造を、(111)配向にし、電場は、[111]方向に印加することが好ましい。また、BaTiO3-CoFe2O4 ナノ構造, PbTiO3-CoFe2O4ナノ構造については、例えば、その結晶構造を、(001)配向にし、電場は、[001]方向に印加することが好ましく、[001]方向に対して垂直な方向で磁化を変化させることができる。
【0267】
尚、ナノ構造とは、ナノオーダーで制御された結晶構造のことであり、例えば、複数の結晶柱の集合体からなる構造がそれに相当する。
【0268】
このような電場により磁化方向が変化する磁性層以外の磁性層については、例えば、Ni-Fe, Co-Fe, Co-Fe-Niなどの合金、 (Co, Fe, Ni)-(Si, B), (Co, Fe, Ni)-(Si, B)-(P, Al, Mo, Nb, Mn), Co-(Zr, Hf, Nb, Ta, Ti)などのアモルファス材料(括弧は、括弧内の元素のうちの1つを選択することを意味する)、 Co2(CrxFe1-x)Al (0<x<1),Co2(CrxFe1-x)Si (0<x<1), Co2MnGe, Co2MnSiなどのホイスラー合金、及び SiMn, GeMn, Fe3Siなどの希薄磁性半導体のうちの1つ又はこれらの少なくとも2つによる積層により構成する。
【0269】
磁性層の残留磁化の磁化方向については、半導体基板の表面に対して水平方向及び垂直方向のいずれでも構わない。
【0270】
まず、残留磁化の磁化方向が半導体基板の表面に対して水平方向を向く場合、図22及び図23に示すように、磁性層15,40は、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料(ナノ構造強磁性強誘電体)とすることができる。
【0271】
図22は、図2のスピンFETの第2基本構造に相当し、図23は、図16のスピンメモリの第2基本構造におけるメモリセル相当するが、その他の基本構造についても同様のことが言える。
【0272】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する構造とするのが最も好ましい。強磁性体の割合が強誘電体の割合よりも多い状態を磁性体リッチと称し、強誘電体の割合が強磁性体の割合よりも多い状態を誘電体リッチと称する。
【0273】
磁性体リッチとなる領域は、磁気フリー層としての強磁性層13,43に隣接させる。強磁性層13,43の磁化方向(白抜きの矢印で示す)は、磁性層15,40の特に磁性体リッチの領域に影響を受ける。
【0274】
磁性層15,40をこのようなナノ構造強磁性強誘電体により構成すると、強磁性層13,43と磁性層15,40との物性的な繋がりが連続となり、両者の間に生じる磁気相互作用が均等となるため、電子スピンの向きのばらつきが減少する。
【0275】
尚、図24及び図25に示すように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)52を配置しても、同様の効果を得ることができる。
【0276】
図26及び図27に示すスピンFETは、図6の第6基本構造に相当し、磁気フリー層としての磁性層22がナノ構造強磁性強誘電体から構成されている例である。
【0277】
図26のスピンFETでは、磁性層22の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して水平方向(面内方向)となり、図27のスピンFETでは、磁性層22の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して垂直方向となる。
【0278】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する。
【0279】
本例では、読み出し電流の大きさは、主に、磁性体リッチとなる領域の磁化方向に影響を受ける。
【0280】
磁性層22をこのようなナノ構造強磁性強誘電体により構成すると、磁性層22内の磁性体リッチとなる領域と誘電体リッチとなる領域とが物性的に連続となるため、磁性層22内における電子スピンの向きのばらつきが減少する。
【0281】
尚、図28は、図26及び図27のスピンFETのエネルギーバンド図を示している。
【0282】
図29及び図30に示すスピンメモリのメモリセルは、図20の第4基本構造に相当し、磁気フリー層としての磁性層51がナノ構造強磁性強誘電体から構成される例である。
【0283】
図29のスピンメモリのメモリセルでは、磁性層51の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して水平方向(面内方向)となり、図30のスピンメモリのメモリセルでは、磁性層51の残留磁化の磁化方向(白抜きの矢印で示す)が半導体基板11の表面に対して垂直方向となる。
【0284】
ナノ構造強磁性強誘電体は、厚さ方向(半導体基板11の表面に対して垂直方向)に、強磁性体の割合と強誘電体との割合とが連続的に変化する。
【0285】
本例では、読み出し電流の大きさは、主に、磁性体リッチとなる領域の磁化方向に影響を受ける。
【0286】
磁性層51をこのようなナノ構造強磁性強誘電体により構成すると、磁性層51内の磁性体リッチとなる領域と誘電体リッチとなる領域とが物性的に連続となるため、磁性層51内における電子スピンの向きのばらつきが減少する。
【0287】
尚、図31は、図29及び図30のスピンメモリのエネルギーバンド図を示している。
【0288】
図32及び図33は、磁性層22をナノ構造強磁性強誘電体から構成したときの最適構造の第1例を示している。
【0289】
この構造の特徴は、図26及び図27の構造と比較すると、磁性層22が半導体基板11に直接接触し、半導体基板11と磁性層22との間にトンネルバリア層が存在しない点にある。
【0290】
このような構造によれば、磁性層22内における電子スピンの向きのばらつきが減少すると共に、読み出し時のスピンFETのオン抵抗を小さくすることができる。
【0291】
尚、図34は、図32及び図33のスピンFETのエネルギーバンド図を示している。
【0292】
図35及び図36は、磁性層15,40をフェリ磁性強誘電体または反強磁性強誘電体から構成したときの最適構造の第2例を示している。
【0293】
この構造の特徴は、図22及び図23の構造と比較すると、強磁性層12,13,43,45の残留磁化の磁化方向が厚さ方向(半導体基板11の表面に対して垂直方向)であり、かつ、磁性層15,40がCr2O3から構成される点にある。
【0294】
このような構造によれば、強磁性層13,43と磁性層15,40との物性的な繋がりが連続となり、両者の間に生じる磁気相互作用が均等となるため、電子スピンの向きのばらつきが減少する。
【0295】
尚、図37及び図38に示すように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)52を配置しても、同様の効果を得ることができる。
【0296】
図39及び図40は、磁性層15,40をフェリ磁性強誘電体または反強磁性強誘電体から構成したときの最適構造の第3例を示している。
【0297】
この構造の特徴は、図22及び図23の構造と比較すると、強磁性層12,13,45がCoFeB/CoPt/Ptの積層から構成され、強磁性層43がCoPt/CoFeBの積層から構成され、その残留磁化の磁化方向が厚さ方向(半導体基板11の表面に対して垂直方向)である点、さらには、磁性層15,40がCr2O3から構成される点にある。
【0298】
強磁性層12,13,43,45に関し、CoFeBをトンネルバリア層20,21,44に隣接させたのは、磁気記録部のMR比(magneto-resistive ratio)を大きくするためである。
【0299】
トンネルバリア層20,21,44に隣接させる層は、CoFeBに代えて、例えば、CoFe, CoFeNi, NiFe(Fe rich)を使用することもできる。
【0300】
強磁性層12,13,43,45のうちトンネルバリア層20,21,44に隣接していない領域には、強い垂直磁気異方性を持つ材料、例えば、CoPtを使用する。
【0301】
このような構造によれば、大きなMR比を持つスピンFETを実現できる。
【0302】
尚、図24及び図25の例のように、強磁性層13,43と磁性層15,40との間に、貴金属層(例えば、Ru, Rh)を配置しても、同様の効果を得ることができる。
【0303】
ところで、上述の例のうち、残留磁化の磁化方向が半導体基板の表面に対して垂直方向である場合、磁性層15,22,40,51を構成する主な材料は、Cr2O3, Bi2FeCrO6, BiFeO3のうちの1つであることが好ましい。
【0304】
この場合、磁気フリー層及び磁気固着層としての強磁性層12,13,43,45は、大きな磁気抵抗変化率を有するCoFeと垂直磁気異方性を有するCoPt(又はCo/Pt)とから構成するのが好ましい。また、強磁性層12,13,43,45は、TbFeCo, FgFeCoなどの合金から構成してもよい。
【0305】
また、磁気フリー層としては、軟磁性層/強磁性層という2層構造、強磁性層/軟磁性層/強磁性層という3層構造、強磁性層/非磁性層/強磁性層という3層構造、さらには、強磁性層/非磁性層/強磁性層/非磁性層/強磁性層という5層構造であってもよい。
【0306】
磁気フリー層の大きさ(平面サイズ)がサブミクロン以下に微細化された場合には、磁気フリー層を構成する強磁性層13,43の磁気相互作用の強さ、種類や厚さなどを制御し、磁化反転時における消費電力の増大を防止する。
【0307】
非磁性材料としては、Ag(銀), Cu(銅), Au(金), Al(アルミニウム), Ru(ルテニウム), Os(オスニウム), Re(レニウム), Si(シリコン), Bi(ビスマス), Ta(タンタル), B(ボロン), C(炭素), Pd(パラジウム), Pt(白金), Zr(ジルコニウム), Ir(イリジウム), W(タングステン), Mo(モリブデン), Nb(ニオブ)、又は、これらの合金を使用する。
【0308】
強磁性層12,13,43,45については、これらのなかに、Ag(銀), Cu(銅), Au(金), Al(アルミニウム), Ru(ルテニウム), Os(オスニウム), Re(レニウム), Mg(マグネシウム), Si(シリコン), Bi(ビスマス), Ta(タンタル), B(ボロン), C(炭素), O(酸素), N(窒素), Pd(パラジウム), Pt(白金), Zr(ジルコニウム), Ir(イリジウム), W(タングステン), Mo(モリブデン), Nb(ニオブ), B(ボロン)などの非磁性元素を添加し、磁気特性、結晶性、機械的特性、化学的特性などの物性を調節してもよい。
【0309】
強磁性層12,13,43,45については、超常磁性にならないことが必要であり、そのためには、その厚さを0.4nm以上とする。
【0310】
トンネルバリア層20,21,44については、Si, Ge, Al, Ga, Mg, Tiのグループから選択される1つの材料の酸化物又は窒化物とし、その厚さは、0.1nmから100nmの範囲内の値とするのが好ましい。
【0311】
特に、トンネルバリア層20,21,44としてMgOを使用する場合、強磁性層12,13,43,45としてCoFeBを使用すると、大きな磁気抵抗変化率が得られる。
【0312】
磁気固着層としての強磁性層12,45については、Co(Co-Fe)/Ru(ルテニウム)/Co(Co-Fe), Co(Co-Fe)/Ir(イリジウム)/Co(Co-Fe), Co(Co-Fe)/Os(オスニウム)/Co(Co-Fe), Co(Co-Fe)/Re(レニウム)/Co(Co-Fe), Co-Fe-Bなどのアモルファス材料/Ru(ルテニウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Ir(イリジウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Os(オスニウム)/ Co-Fe-Bなどのアモルファス材料, Co-Fe-Bなどのアモルファス材料/Re(レニウム)/ Co-Fe-Bなどのアモルファス材料などの3層構造を使用する。
【0313】
この場合、磁気固着層にはその磁化方向を固着する反強磁性層14を付加するのが好ましく、反強磁性層14としては、Fe(鉄)-Mn(マンガン), Pt(白金)-Mn(マンガン), Pt(白金)-Cr(クロム)-Mn(マンガン), Ni(ニッケル)-Mn(マンガン), Ir(イリジウム)-Mn(マンガン), NiO(酸化ニッケル), Fe2O3(酸化鉄)などの材料から選択して使用する。
【0314】
このような組み合わせで材料を選択すると、ビット線やワード線からの磁界が磁気固着層の磁化に影響を与え難くなるため、磁気固着層の磁化がしっかりと固着される。また、磁気固着層からの漏洩磁界(stray field)を減少(又は調節)できるため、磁気固着層を構成する強磁性層12,45の厚さにより、磁気フリー層(磁気記録層)の磁化反転の条件を調節できる。
【0315】
スピンFETに関しては、ゲート絶縁層18とゲート電極19との間にフローティングゲートを配置するスタックゲート構造としてもよい。また、スピンFETと通常のCMOS回路(NチャネルMOSトランジスタ及びPチャネルMOSトランジスタ)とを組み合わせて、リコンフィギャブルなロジック回路を構成することができる。
【0316】
半導体基板11については、Si、Geなどの真性半導体、又は、GaAs, ZnSeなどの化合物半導体を使用できる。
【0317】
4. 製造方法
次に、本発明の例に関わる製造方法のいくつかの例について説明する。
【0318】
スピンメモリのメモリセルについては、複数の層を単純に積み重ねてパターニングするだけなので、ここでは、スピンFETの製造方法について説明する。
【0319】
図41乃至図46は、本発明の例に関わるスピンFETの製造方法の第1例を示している。
【0320】
まず、図41に示すように、CVD(chemical vapor deposition)、PEP(photo engraving process)、RIE(reactive ion etching)などの方法を利用して、半導体基板(例えば、シリコン基板)11内にSTI構造の素子分離層24を形成する。素子分離層24については、STI構造に代えて、LOCOS構造にしても構わない。
【0321】
また、熱酸化法により半導体基板11上に絶縁層を形成し、続けて、CVD法により絶縁層上に不純物を含んだ導電性ポリシリコン層を形成し、この後、導電性ポリシリコン層上にレジストパターンを形成する。
【0322】
このレジストパターンをマスクにして、例えば、RIEにより、導電性ポリシリコン層及び絶縁層をエッチングし、ゲート絶縁層18及びゲート電極19を形成する。続けて、弗素イオンを用いたRIEにより半導体基板11をエッチングすると、半導体基板11には、ゲート電極19の左右にそれぞれ凹部が形成される。この後、レジストパターンは除去される。
【0323】
そして、スパッタ法により、少なくとも半導体基板11の凹部の表面を覆うトンネルバリア層25を形成する。
【0324】
次に、図42に示すように、強指向性スパッタ法により、半導体基板11の凹部を満たす強磁性体26を形成する。
【0325】
また、図43に示すように、半導体基板11の2つの凹部のうちの一方をマスク材により覆い、マスク材により覆われていないほうの凹部内の強磁性体26を除去する。この後、マスク材は除去される。
【0326】
次に、図44に示すように、強指向性スパッタ法により、再び、半導体基板11の凹部を満たす強磁性体(例えば、スピンフィルター層)27を形成する。
【0327】
また、図45に示すように、半導体基板11の2つの凹部のうちの他方をマスク材により覆い、マスク材により覆われていないほうの凹部内の強磁性体26上に存在する強磁性層27を除去する。この後、マスク材は除去される。
【0328】
次に、図46に示すように、スパッタ法により、強磁性層26,27上に、それぞれ電極16,17を形成すると、スピンFETが完成する。
【0329】
以上のような製造方法によれば、ソース/ドレイン領域が強磁性体から構成されるトンネルバリアタイプスピンFETを容易に製造できる。
【0330】
5. 実験例
実際にサンプルを作成し、その特性を調べた結果を以下に示す。
【0331】
(1) 第1実験例
第1実験例は、図4及び図22のスピンFETに関する。
【0332】
まず、サンプルを以下の手順で作成する。
【0333】
シランガスとアンモニアガスを用いたCVD法により半導体基板上にSi3N4を形成し、PEPにより素子領域を覆うフォトレジストを形成する。また、フォトレジストをマスクにして、例えば、RIEによりSi3N4をエッチングし、Si3N4からなるマスクを形成すると共に、半導体基板をエッチングし、半導体基板に溝を形成する。この後、フォトレジストを除去する。
【0334】
そして、半導体基板に形成された溝内にSiO2を満たし、STI構造の素子分離層を形成する。
【0335】
Si3N4からなるマスクをリン酸で除去し、弗酸で半導体基板の表面の酸化物を除去した後、熱酸化法により半導体基板上にSiO2からなるゲート絶縁層を形成する。続けて、CVD法により、このゲート絶縁層上に導電性不純物を含んだポリシリコン層を形成する。
【0336】
PEPによりレジストパターンを形成し、このレジストパターンをマスクにして、RIEにより、ポリシリコン層及びゲート絶縁層をそれぞれエッチングする。その結果、半導体基板上のゲート絶縁層上には、ゲート電極が形成される。
【0337】
続けて、レジストパターンをマスクにして、RIEにより半導体基板10をエッチングし、半導体基板に凹部を形成し、レジストパターンを除去する。この後、スパッタ法を用いて、少なくとも半導体基板に形成された凹部を覆うトンネルバリア層を形成する。トンネルバリア層は、例えば、MgOから構成する。
【0338】
次に、ソースとなる凹部をフォトレジストにより覆い、ドレインとなる凹部内に、磁気フリー層としての強磁性層と電場により磁化方向が変化する磁性層とを形成する。強磁性層は、CoFeB(強磁性メタル)/Ruの積層から構成し、電場により磁化方向が変化する磁性層は、ナノ構造強磁性強誘電体であるBaTiO3-CoFe2O4から構成する。
【0339】
BaTiO3-CoFe2O4は、PLD法により形成し、堆積中においては、BaTiO3とCoFe2O4とのレート比を変化させる。
【0340】
堆積工程の前半においては、BaTiO3(0.35%)-CoFe2O4(0.65%)の割合とし、後半においては、BaTiO3(0.65%)-CoFe2O4(0.35%)の割合とする。
【0341】
また、強指向性スパッタ法により電場により磁化方向が変化する磁性層上に電極を形成し、この後、フォトレジストを除去する。
【0342】
次に、ドレインとなる凹部をフォトレジストにより覆い、ソースとなる凹部内に磁気固着層としての強磁性層と反強磁性層とを形成する。強磁性層は、CoFeから構成し、反強磁性層は、IrMn/Ruの積層から構成する。
【0343】
また、強指向性スパッタ法により反強磁性層上に電極を形成し、この後、フォトレジストを除去する。
【0344】
最後に、層間絶縁層を形成し、この層間絶縁層に、電極に達するコンタクトホールを形成する。また、層間絶縁層上及びコンタクトホール内にアルミ線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0345】
このようにして形成されたサンプルに対して、ゲートとドレインとの間に+2.3V(書き込みゲート電圧=+2.3V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0346】
また、ゲートとドレインとの間に-2.3V(書き込みゲート電圧=0V, ドレイン側電極=+2.3V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0347】
図47は、第1実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0348】
これによれば、ソース−ドレイン間電圧が1V以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0349】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0350】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.3Vよりも低い値とする。
【0351】
(2) 第2実験例
第2実験例も、図4及び図35のスピンFETに関する。
【0352】
サンプルは、以下の点を除き、第1実験例と同様の方法により作成する。
【0353】
本例では、磁気フリー層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、電場により磁化方向が変化する磁性層は、強磁性強誘電体であるCr2O3から構成する。反強磁性層は、PtMnから構成する。
【0354】
このサンプルに対して、ゲートとドレインとの間に+2.1V(書き込みゲート電圧=+2.1V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0355】
また、ゲートとドレインとの間に-2.1V(書き込みゲート電圧=0V, ドレイン側電極=+2.1V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0356】
図48は、第2実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0357】
これによれば、ソース−ドレイン間電圧が0.5VV以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0358】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0359】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.1Vよりも低い値とする。
【0360】
(3) 第3実験例
第3実験例は、図16及び図23のスピンメモリに関する。
【0361】
まず、サンプルを以下の手順で作成する。
【0362】
半導体基板上に、周知の技術により選択スイッチとしてのNチャネルMOSトランジスタを形成する。また、NチャネルMOSトランジスタのドレインに中間層を経由して接続される下部電極(Ta/Cu/Ta)を形成する。
【0363】
この後、下部電極上に、CoFeB/MgOの積層からなるバッファ層を形成する。続けて、PLD法により、バッファ層上に、電場により磁化方向が変化する磁性層としてナノ構造強磁性強誘電体であるBaTiO3-CoFe2O4を形成する。
【0364】
BaTiO3-CoFe2O4は、PLD法による堆積中に、BaTiO3とCoFe2O4とのレート比を変化させる。
【0365】
具体的には、堆積工程の前半においては、BaTiO3(0.65%)-CoFe2O4(0.35%)の割合とし、後半においては、BaTiO3(0.35%)-CoFe2O4(0.65%)の割合とする。
【0366】
電場により磁化方向が変化する磁性層上には、磁気フリー層としてCoFeBを形成し、磁気フリー層上には、トンネルバリア層としてMg/MgOからなる積層を形成する。また、トンネルバリア層上には、磁気固着層として、CoFeB/Ru/Co-Feからなる積層を形成し、続けて、反強磁性層としてIrMn/Ru/Taからなる積層を形成する。
【0367】
反強磁性層上には、キャップ層及びコンタクト層を形成する。この後、KrFステッパ、RIE、ミリング装置を用いて、メモリセルのパターンを形成する。
【0368】
また、層間絶縁層を形成し、この層間絶縁層を平坦化し、コンタクト層の上面を露出させる。そして、層間絶縁層上に、コンタクト層に接続されるビット線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0369】
このようにして形成されたサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.7V(ソース線=+1.7V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0370】
また、ソース線とビット線との間に-1.7V(ソース線=0V, ビット線=+1.7V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0371】
図49は、第3実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.7V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを示したものである。
【0372】
これによれば、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わることが分かる。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0373】
(4) 第4実験例
第4実験例は、図16及び図40のスピンメモリに関する。
【0374】
まず、サンプルを以下の手順で作成する。
【0375】
半導体基板上に、周知の技術により選択スイッチとしてのNチャネルMOSトランジスタを形成する。また、NチャネルMOSトランジスタのドレインに中間層を経由して接続される下部電極(Ta/Cu/Ta)を形成する。
【0376】
この後、下部電極上に、CoFeB/MgOの積層からなるバッファ層を形成する。続けて、RFスパッタ法により、バッファ層上に、電場により磁化方向が変化する磁性層として強磁性強誘電体であるCr2O3を形成する。
【0377】
電場により磁化方向が変化する磁性層上には、磁気フリー層としてCoPt/CoFeBからなる積層を形成し、磁気フリー層上には、トンネルバリア層としてMg/MgOからなる積層を形成する。また、トンネルバリア層上には、磁気固着層として、CoFeB/Co-Pt/Ptからなる積層を形成し、続けて、反強磁性層としてPtMn/Ru/Taからなる積層を形成する。
【0378】
反強磁性層上には、キャップ層及びコンタクト層を形成する。この後、KrFステッパ、RIE、ミリング装置を用いて、メモリセルのパターンを形成する。
【0379】
また、層間絶縁層を形成し、この層間絶縁層を平坦化し、コンタクト層の上面を露出させる。そして、層間絶縁層上に、コンタクト層に接続されるビット線を形成する。さらに、チャネル長方向(長軸方向)の磁場を磁気フリー層及び磁気固着層に印加しながらアニールを行う。
【0380】
このようにして形成されたサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.6V(ソース線=+1.6V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0381】
また、ソース線とビット線との間に-1.6V(ソース線=0V, ビット線=+1.6V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0382】
図50は、第4実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.6V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを示したものである。
【0383】
これによれば、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わることが分かる。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0384】
(5) 第5実験例
第5実験例は、図33のスピンFETに関する。
【0385】
サンプルは、以下の点を除き、第1実験例と同様の方法により作成する。
【0386】
本例では、磁気フリー層としての強磁性層(電場により磁化方向が変化する磁性層)は、強磁性強誘電体であるCr2O3から構成する。また、磁気固着層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、反強磁性層は、PtMn/Ru/Taの積層から構成する。
【0387】
このサンプルに対して、ゲートとドレインとの間に+2.0V(書き込みゲート電圧=+2.0V, ドレイン側電極=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0388】
また、ゲートとドレインとの間に-2.0V(書き込みゲート電圧=0V, ドレイン側電極=+2.0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0389】
図51は、第5実験例のサンプルに対して、ドレイン電流とソース−ドレイン間電圧(バイアス)との関係を、読み出しゲート電圧VGATEをパラメータに示したものである。
【0390】
これによれば、ソース−ドレイン間電圧が0.75V以下の領域では、ドレイン電流は、読み出しゲート電圧VGATEが同じであっても、ソースとドレインの磁化状態(パラレル/アンチパラレル)に応じて異なることが分かる。
【0391】
即ち、読み出しゲート電圧VGATEを大きくするに従い、パラレル状態のときのドレイン電流とアンチパラレル状態のときのドレイン電流との差が大きくなる増幅作用が得られるため、リコンフィギャブルなロジック回路を実現できる。
【0392】
但し、読み出しゲート電圧VGATEについては、磁気記録部に対する誤書き込みを防止するために2.0Vよりも低い値とする。
【0393】
(6) 第6実験例
第6実験例は、図30のスピンメモリに関する。
【0394】
サンプルは、以下の点を除き、第3実験例と同様の方法により作成する。
【0395】
本例では、磁気フリー層としての強磁性層(電場により磁化方向が変化する磁性層)は、強磁性強誘電体であるCr2O3から構成する。また、磁気固着層としての強磁性層は、CoFeB/CoPt/Ptの積層から構成し、反強磁性層は、PtMn/Ru/Taの積層から構成する。
【0396】
このサンプル(スピンメモリ)に対して、ソース線とビット線との間に+1.5V(ソース線=+1.5V, ビット線=0V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して反平行状態となることが確認された。
【0397】
また、ソース線とビット線との間に-1.5V(ソース線=0V, ビット線=+1.5V)を印加すると、磁気フリー層の磁化方向が磁気固着層のそれに対して平行状態となることが確認された。
【0398】
第6実験例のサンプルのメモリセルに対して、書き込みパルス(write-in pulse)を ±1.5V, 100nsec で与えた後、メモリセルに対して、書き込みパルスの値よりも低い読み出しゲート電圧0.2Vを与えて、そのときの信号電圧(signal voltage)がどのようになるかを検証した。
【0399】
その結果、第3及び第4実験例と同様に、書き込みパルスの種類に応じて、信号電圧の値“0”,“1”、即ち、メモリセルのデータ(パラレル/アンチパラレル)が変わった。このように、本実験例により、スピンメモリとしての基本動作が確認された。
【0400】
6. 応用例
次に、本発明の例に関わるスピンFET及びスピンメモリの応用例について説明する。
【0401】
以下では、本発明の例に関わるスピンFETを、リコンフィギャブルなロジック回路に適用する場合、半導体メモリに適用する場合、チップ上に搭載してシステムを構成する場合についてそれぞれ説明する。
【0402】
さらに、本発明の例に関わるスピンFETをチップ上に搭載してシステムを構成する場合には、本発明の例に関わるスピンメモリとの組み合わせについても言及する。
【0403】
(1) リコンフィギャブルなロジック回路に適用する場合
リコンフィギャブル(re-configurable)なロジック回路とは、プログラムデータに基づいて、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる回路のことである。
【0404】
ここで、プログラムデータとは、同一チップ内若しくは別チップ内のFeRAMやMRAMなどの不揮発性メモリに記憶されたデータ、又は、制御データのことである。
【0405】
従来のロジック回路では、複数のMISトランジスタの接続関係によりロジックの種類(AND,NAND,OR,NOR,Ex−ORなど)が決定されるため、ロジックが変更されると、再設計により複数のMISトランジスタの接続関係も変えなければならない。
【0406】
そこで、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できるリコンフィギャブルなロジック回路の実現が望まれている。
【0407】
本発明の例に関わるスピンFETを用いれば、リコンフィギャブルなロジック回路の実現が可能になる。
【0408】
実際に、スピンFETを用いてリコンフィギャブルなロジック回路を構成する場合、ANDとORが実現できれば、その他のロジックは、ANDとORの組み合わせにより実現できるため、以下では、ANDとORを選択的に実現できるリコンフィギャブルなロジック回路の例を説明する。
【0409】
A. 第1例
図52は、リコンフィギャブルなロジック回路の第1例を示している。
【0410】
本例では、本発明の例に関わるスピンFETが電源端子Vdd,Vssの間に直列に接続される。
【0411】
スピンFET SPは、Pチャネルタイプであり、ゲートには、入力信号φaが入力される。スピンFET SPについては、磁気記録部の磁化状態(パラレル/アンチパラレル)を書き換えることができる。
【0412】
スピンFET SPのコンダクタンスGmは、例えば、パラレル状態のときの値とアンチパラレル状態のときの値との比が“100:1”になるように材料やサイズなどが決定される。
【0413】
尚、パラレル状態のときのコンダクタンスGmとアンチパラレル状態のときのコンダクタンスGmとの比は、上記と逆の関係、即ち、“1:100”であっても構わない。
【0414】
スピンFET SNは、Nチャネルタイプであり、ゲートには、入力信号φbが入力される。スピンFET SNについては、磁気記録部の磁化状態は、固定、本例では、パラレル状態に固定される。スピンFET SNのコンダクタンスGmは、スピンFET SPのコンダクタンスGmの比が上記関係にある場合には、“10”に設定される。
【0415】
スピンFET SP,SNに関し、例えば、共通のフローティングゲートを設けることもできる。この場合、フローティングゲートの電圧Vfgとして(φa+φb)/2を生成できるため、このようにすることは、安定したロジックを構成するに当たって好ましい。
【0416】
スピンFET SP,SNの接続点の信号V1は、インバータを経由すると出力信号Voutとなる。
【0417】
図52のリコンフィギャブルなロジック回路において、スピンFET SPの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“100”(スピンFET SNのコンダクタンスGmを“10”とした場合)にすると、表1に示すように、出力信号Voutは、入力信号A,BのAND(Y=A・B)となる。
【表1】
【0418】
但し、表1において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0419】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0420】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0421】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0422】
但し、スピンFET SPのコンダクタンスGmは“100”に設定され、スピンFET SNのコンダクタンスGmは“10”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“100:10”=“10:1”になる。
【0423】
従って、V1をVdd(=“1”)にプルアップする能力が、V1をVss(=“0”)にプルダウンする能力よりも勝り、V1は“1”となり、出力信号Voutは“0”となる。
【0424】
また、図52のリコンフィギャブルなロジック回路において、スピンFET SPの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“1”(スピンFET SNのコンダクタンスGmを“10”とした場合)にすると、表2に示すように、出力信号Voutは、入力信号φa,φbのOR(Y=A+B)となる。
【表2】
【0425】
但し、表2において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0426】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0427】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0428】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0429】
但し、スピンFET SPのコンダクタンスGmは“1”に設定され、スピンFET SNのコンダクタンスGmは“10”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“1:10”になる。
【0430】
従って、V1をVss(=“0”)にプルダウンする能力が、V1をVdd(=“1”)にプルアップする能力よりも勝り、V1は“0”となり、出力信号Voutは“1”となる。
【0431】
このように、本発明の例に関わるスピンFETが適用されたリコンフィギャブルなロジック回路によれば、例えば、プログラムデータに基づいて、スピンFET SPの状態(パラレル/アンチパラレル)を書き換えて、そのコンダクタンスGmを変えることにより、再設計することなく、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる。
【0432】
尚、本例のリコンフィギャブルなロジック回路では、NチャネルタイプスピンFET SNをパラレル状態に固定して、そのコンダクタンスGmを“10”に固定する。
【0433】
ここで、スピンFET SNについては、そのコンダクタンスGmが“10”に固定されていればよいので、例えば、図53に示すように、通常のNチャネルMISトランジスタSNを使用してもよく、さらに、図54に示すように、アンチパラレル状態のNチャネルタイプスピンFET SNを使用してもよい。
【0434】
図55は、図52乃至図54のリコンフィギャブルなロジック回路において、共通のフローティングゲートの電圧Vfgと出力電圧Voutとの関係を示したものである。
【0435】
その特徴は、共通のフローティングゲートの電圧Vfgが“1/2”のときに、スピンFET SPの状態(パラレル/アンチパラレル)に応じて、出力電圧Voutが変化する点にある。
【0436】
次に、図52乃至図54のリコンフィギャブルなロジック回路のデバイス構造の一例について説明する。
【0437】
図56は、図52乃至図54のリコンフィギャブルなロジック回路のデバイス構造の平面図、図57は、図56のLVII−LVII線に沿う断面図である。
【0438】
このデバイスの特徴は、第一に、スピンFET SP,SNのフローティングゲートFGが電気的に接続されている点、第二に、強磁性体65aによりスピンFET SP,SNのドレインが構成されている点にある。
【0439】
半導体基板61内には、例えば、STI構造の素子分離層62が形成される。また、素子分離層62により取り囲まれた素子領域内には、N型ウェル領域63a及びP型ウェル領域63bが形成される。
【0440】
N型ウェル領域63aとP型ウェル領域63bとの境界に設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65aが形成される。強磁性体65aは、スピンFET SP,SNのドレインとなる。
【0441】
強磁性体65a上には、反強磁性体67が形成される。半導体基板61と強磁性体65aとの間には、トンネルバリア層64aが形成される。
【0442】
N型ウェル領域63aに設けられた凹部内には、磁化方向が変化する磁気フリー層としての強磁性強誘電体(スピンフィルター層)66が形成される。強磁性強誘電体66は、スピンFET SPのソースとなる。
【0443】
P型ウェル領域63bに設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65bが形成される。強磁性体65bは、スピンFET SNのソースとなる。
【0444】
強磁性体65b上には、反強磁性体67が形成される。半導体基板61と強磁性体65bとの間、及び、半導体基板61と強磁性強誘電体66との間には、それぞれトンネルバリア層64bが形成される。
【0445】
強磁性体65aと強磁性強誘電体66との間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONO(oxide/nitride/oxide)からなる絶縁層を介して、入力信号φaが印加されるゲートが形成される。
【0446】
同様に、強磁性体65a,65bの間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φbが印加されるゲートが形成される。
【0447】
以上、説明したように、第1例によれば、本発明の例に関わるスピンFETをリコンフィギャブルなロジック回路に適用することで、熱的安定性に優れたリコンフィギャブルなロジック回路を実現できる。
【0448】
B. 第2例
図58は、リコンフィギャブルなロジック回路の第2例を示している。
【0449】
本例では、本発明の例に関わるスピンFETが電源端子Vdd,Vssの間に直列に接続される。
【0450】
スピンFET SPは、Pチャネルタイプであり、ゲートには、入力信号φaが入力される。スピンFET SPについては、磁気記録部の磁化状態は、固定、本例では、パラレル状態に固定される。スピンFET SPのコンダクタンスGmは、スピンFET SNのコンダクタンスGmの比が以下に説明する関係にある場合には、“10”に設定される。
【0451】
スピンFET SNは、Nチャネルタイプであり、ゲートには、入力信号φbが入力される。スピンFET SNについては、磁気記録部の磁化状態(パラレル/アンチパラレル)を書き換えることができる。
【0452】
スピンFET SNのコンダクタンスGmは、例えば、パラレル状態のときの値とアンチパラレル状態のときの値との比が“100:1”になるように材料やサイズなどが決定される。
【0453】
尚、パラレル状態のときのコンダクタンスGmとアンチパラレル状態のときのコンダクタンスGmとの比は、上記と逆の関係、即ち、“1:100”であっても構わない。
【0454】
スピンFET SP,SNに関し、第1例と同様に、例えば、共通のフローティングゲートを設けることもできる。この場合、フローティングゲートの電圧Vfgとして(φa+φb)/2を生成できるため、このようにすることは、安定したロジックを構成するに当たって好ましい。
【0455】
スピンFET SP,SNの接続点の信号V1は、インバータを経由すると出力信号Voutとなる。
【0456】
図58のリコンフィギャブルなロジック回路において、スピンFET SNの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“100”(スピンFET SPのコンダクタンスGmを“10”とした場合)にすると、表3に示すように、出力信号Voutは、入力信号φa,φbのOR(Y=A+B)となる。
【表3】
【0457】
但し、表3において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0458】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0459】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0460】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0461】
但し、スピンFET SPのコンダクタンスGmは“10”に設定され、スピンFET SNのコンダクタンスGmは“100”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“10:100”=“1:10”になる。
【0462】
従って、V1をVss(=“0”)にプルダウンする能力が、V1をVdd(=“1”)にプルアップする能力よりも勝り、V1は“0”となり、出力信号Voutは“1”となる。
【0463】
また、図58のリコンフィギャブルなロジック回路において、スピンFET SNの磁気記録部の磁化状態をパラレル又はアンチパラレルとし、そのコンダクタンスGmを“1”(スピンFET SPのコンダクタンスGmを“10”とした場合)にすると、表4に示すように、出力信号Voutは、入力信号φa,φbのAND(Y=A・B)となる。
【表4】
【0464】
但し、表4において、ロジック値“1”は、“H(high)”に相当し、ロジック値“0”は“L(low)”に相当する。ロジック値“1/2”は、“H”と“L”の中間の電圧であることを意味する。
【0465】
即ち、入力信号φa,φbの双方が“1”のときは、共通のフローティングゲートの電圧Vfgは、“1”となる。この時、スピンFET SPはオフ、スピンFET SNはオンとなるため、V1は“0”となり、出力信号Voutは“1”となる。
【0466】
また、入力信号φa,φbの双方が“0”のときは、共通のフローティングゲートの電圧Vfgは、“0”となる。この時、スピンFET SPはオン、スピンFET SNはオフとなるため、V1は“1”となり、出力信号Voutは“0”となる。
【0467】
さらに、入力信号φa,φbの一方が“1”、他方が“0”であるときは、共通のフローティングゲートの電圧Vfgは、“1/2”となる。この時、スピンFET SP,SNは、共に、オンとなる。
【0468】
但し、スピンFET SPのコンダクタンスGmは“10”に設定され、スピンFET SNのコンダクタンスGmは“1”に設定されているため、この時、スピンFET SP、SNに流れる電流の比は、“10:1”になる。
【0469】
従って、V1をVdd(=“1”)にプルアップする能力が、V1をVss(=“0”)にプルダウンする能力よりも勝り、V1は“1”となり、出力信号Voutは“0”となる。
【0470】
このように、本発明の例に関わるスピンFETが適用されたリコンフィギャブルなロジック回路によれば、例えば、プログラムデータに基づいて、スピンFET SNの状態(パラレル/アンチパラレル)を書き換えて、そのコンダクタンスGmを変えることにより、再設計することなく、1つのロジック回路で複数のロジックのうちの1つを選択的に実現できる。
【0471】
尚、本例のリコンフィギャブルなロジック回路では、PチャネルタイプスピンFET SPをパラレル状態に固定して、そのコンダクタンスGmを“10”に固定する。
【0472】
ここで、スピンFET SPについては、そのコンダクタンスGmが“10”に固定されていればよいので、例えば、図59に示すように、通常のPチャネルMISトランジスタSPを使用してもよく、さらに、図60に示すように、アンチパラレル状態のPチャネルタイプスピンFET SPを使用してもよい。
【0473】
図61は、図58乃至図60のリコンフィギャブルなロジック回路において、共通のフローティングゲートの電圧Vfgと出力電圧Voutとの関係を示したものである。
【0474】
その特徴は、共通のフローティングゲートの電圧Vfgが“1/2”のときに、スピンFET SNの状態(パラレル/アンチパラレル)に応じて、出力電圧Voutが変化する点にある。
【0475】
次に、図58乃至図60のリコンフィギャブルなロジック回路のデバイス構造の一例について説明する。
【0476】
図62は、図58乃至図60のリコンフィギャブルなロジック回路のデバイス構造の平面図、図63は、図62のLXIII−LXIII線に沿う断面図である。
【0477】
このデバイスの特徴は、第一に、スピンFET SP,SNのフローティングゲートFGが電気的に接続されている点、第二に、強磁性体65aによりスピンFET SP,SNのドレインが構成されている点にある。
【0478】
半導体基板61内には、例えば、STI構造の素子分離層62が形成される。また、素子分離層62により取り囲まれた素子領域内には、N型ウェル領域63a及びP型ウェル領域63bが形成される。
【0479】
N型ウェル領域63aとP型ウェル領域63bとの境界に設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65aが形成される。強磁性体65aは、スピンFET SP,SNのドレインとなる。
【0480】
強磁性体65a上には、反強磁性体67が形成される。半導体基板61と強磁性体65aとの間には、トンネルバリア層64aが形成される。
【0481】
N型ウェル領域63aに設けられた凹部内には、磁化方向が固定される磁気固着層としての強磁性体65bが形成される。強磁性体65bは、スピンFET SPのソースとなる。
【0482】
P型ウェル領域63bに設けられた凹部内には、磁化方向が変化する磁気フリー層としての強磁性強誘電体(スピンフィルター層)66が形成される。強磁性強誘電体66は、スピンFET SNのソースとなる。
【0483】
強磁性体65b上には、反強磁性体67が形成される。半導体基板61と強磁性体65bとの間、及び、半導体基板61と強磁性強誘電体66との間には、それぞれトンネルバリア層64bが形成される。
【0484】
強磁性体65a,65bの間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φaが印加されるゲートが形成される。
【0485】
強磁性体65aと強磁性強誘電体66との間のチャネル上には、ゲート絶縁層を介してフローティングゲートFGが形成される。フローティングゲートFG上には、例えば、ONOからなる絶縁層を介して、入力信号φbが印加されるゲートが形成される。
【0486】
以上、説明したように、第2例によれば、本発明の例に関わるスピンFETをリコンフィギャブルなロジック回路に適用することで、熱的安定性に優れたリコンフィギャブルなロジック回路を実現できる。
【0487】
c. その他
尚、上記第1及び第2例においては、PチャネルタイプスピンFETとNチャネルタイプスピンFETとをペアで用いたが、同一のロジックが実現できれば、トランジスタの導電型については特に限定されることはない。
【0488】
(2) 半導体メモリに適用する場合
次に、本発明の例に関わるスピンFETを半導体メモリに適用する場合の例について説明する。
【0489】
本発明の例に関わるスピンFETは、それ自体を半導体メモリのメモリセルとして使用できる。
【0490】
図64は、スピンFETを使用した半導体メモリの例を示している。
【0491】
メモリセルアレイは、アレイ状に配置された複数のスピンFETから構成される。そして、例えば、1つのスピンFETにより1つのメモリセルが構成される。スピンFETのソース/ドレインの一方は、ビット線BL(L)に接続され、他方は、ビット線BL(R)に接続される。ビット線BL(L),BL(R)は、同じ方向、本例では、共に、カラム方向に延びている。
【0492】
ビット線BL(L)の一端には、CMOSタイプドライバ/シンカーDS1が接続される。ドライバ/シンカーDS1は、電源端子Vdd,Vss間に直列接続され、スピン注入電流Isの発生/遮断を制御するPチャネルMOSトランジスタP1及びNチャネルMOSトランジスタN1から構成される。
【0493】
そして、ビット線BL(L)の一端は、MOSトランジスタP1,N1の接続点に接続され、制御信号Aは、PチャネルMOSトランジスタP1のゲートに入力され、制御信号Cは、NチャネルMOSトランジスタN1のゲートに入力される。
【0494】
ビット線BL(L)の他端には、カラム選択スイッチとしてのNチャネルMOSトランジスタST1を経由して、センスアンプS/Aが接続される。センスアンプS/Aは、例えば、差動増幅器から構成され、リファレンス電圧Vrefに基づいて、スピンFETに記憶されたデータの値を判定する。
【0495】
センスアンプS/Aの出力信号は、選択されたスピンFETの読み出しデータDATAとなる。
【0496】
制御信号φjは、カラムjを選択するカラム選択信号であり、NチャネルMOSトランジスタST1のゲートに入力される。
【0497】
ビット線BL(R)の一端には、CMOSタイプドライバ/シンカーDS2が接続される。ドライバ/シンカーDS2は、電源端子Vdd,Vss間に直列接続され、スピン注入電流Isの発生/遮断を制御するPチャネルMOSトランジスタP2及びNチャネルMOSトランジスタN2を有する。
【0498】
そして、ビット線BL(R)の一端は、MOSトランジスタP2,N2の接続点に接続され、制御信号Bは、PチャネルMOSトランジスタP2のゲートに入力され、制御信号Dは、NチャネルMOSトランジスタN2のゲートに入力される。
【0499】
NチャネルMOSトランジスタNEは、ビット線BL(R)と電源端子Vssとの間に接続され、読み出し時にオンとなる。制御信号Eは、ロウiを選択するロウ選択信号であり、MOSトランジスタNEのゲートに入力される。
【0500】
このような半導体メモリにおいて、例えば、メモリセルとしてのスピンFETがNチャネルタイプである場合、例えば、以下のようにしてスピンFETの磁気記録部に対する書き込みを行う。
【0501】
“0”−書き込みの場合には、制御信号Wiを“H”、制御信号A,Cを“L”、制御信号B,Dを“H”にし、スピン注入電流Isを、ドライバ/シンカーDS1からドライバ/シンカーDS2に向かって流す。
【0502】
“1”−書き込みの場合には、制御信号Wiを“H”、制御信号A,Cを“H”、制御信号B,Dを“L”にし、スピン注入電流Isを、ドライバ/シンカーDS2からドライバ/シンカーDS1に向かって流す。
【0503】
また、データ読み出しは、制御信号Wiを“H”、制御信号A,Bを“H”、制御信号C,Dを“L”にし、制御信号E,φjを“H”にして、読み出し電流を、センスアンプS/AからスピンFETを経由してMOSトランジスタNEに向かって流すことにより行う。
【0504】
尚、読み出し電流の値は、スピン注入電流の値よりも小さくし、読み出し時に誤書き込みが発生することを防止する。
【0505】
(3) チップ上に搭載してシステムを構成する場合
図65は、半導体メモリの例である。
【0506】
本発明の例に関わるスピンFETは、半導体メモリの周辺回路に使用する。メモリセルアレイは、例えば、MRAM(magnetic random access memory)、FeRAM(ferroelectric random access memory)、フラッシュメモリ(NAND型、NOR型など)である。
【0507】
また、メモリセルアレイとしては、本発明の例に関わる新たな原理に基づくスピンメモリとすることも可能である。
【0508】
図66は、システムLSIの例である。
システムLSIは、SoC(system on chip)を含む。
【0509】
本発明の例に関わるスピンFETは、例えば、システムLSIを構成するロジック回路に使用する。CPU(central processing unit)については、通常のCMOS回路により構成してもよいし、本発明の例に関わるスピンFETにより構成してもよい。
【0510】
また、ROM(read only memory)については、フラッシュメモリなどの不揮発性半導体メモリの他、本発明の例に関わるスピンFETをメモリセルとする半導体メモリ、本発明の例に関わるスピンメモリなどを使用できる。
【0511】
RAM(random access memory)は、SRAM,DRAMなどの高速動作が可能なメモリにより構成する。
【0512】
図67は、メモリ混載ロジックLSIの例である。
本発明の例に関わるスピンFETは、ロジック回路に使用する。また、メモリ回路については、通常の半導体メモリの他、本発明の例に関わるスピンFETをメモリセルとする半導体メモリ、本発明の例に関わるスピンメモリなどを使用できる。
【0513】
7. その他
本発明の例によれば、スピンFET及びスピンメモリの低消費電力化及び高信頼性を実現でき、また、スピンFETの場合には、不揮発性半導体メモリと混載可能なリコンフィギャブルなロジック回路を実現できる。
【0514】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0515】
【図1】スピンFETの第1基本構造を示す断面図。
【図2】スピンFETの第2基本構造を示す断面図。
【図3】スピンFETの第3基本構造を示す断面図。
【図4】スピンFETの第4基本構造を示す断面図。
【図5】スピンFETの第5基本構造を示す断面図。
【図6】スピンFETの第6基本構造を示す断面図。
【図7】スピンFETの第7基本構造を示す断面図。
【図8】スピンFETの第8基本構造を示す断面図。
【図9】スピンFETの第9基本構造を示す断面図。
【図10】スピンFETの第10基本構造を示す断面図。
【図11】スピンFETの読み出し時の様子を示す断面図。
【図12】スピンメモリのメモリセルアレイの例を示す回路図。
【図13】スピンメモリのメモリセルアレイの例を示す回路図。
【図14】スピンメモリの第1基本構造を示す断面図。
【図15】スピンメモリの第1基本構造を示す断面図。
【図16】スピンメモリの第2基本構造を示す断面図。
【図17】スピンメモリの第2基本構造を示す断面図。
【図18】スピンメモリの第3基本構造を示す断面図。
【図19】スピンメモリの第3基本構造を示す断面図。
【図20】スピンメモリの第4基本構造を示す断面図。
【図21】スピンメモリの第4基本構造を示す断面図。
【図22】スピンFETの材料例を示す断面図。
【図23】スピンメモリのメモリセルの材料例を示す断面図。
【図24】スピンFETの材料例を示す断面図。
【図25】スピンメモリのメモリセルの材料例を示す断面図。
【図26】スピンFETの材料例を示す断面図。
【図27】スピンFETの材料例を示す断面図。
【図28】図26及び図27のスピンFETのエネルギーバンド図。
【図29】スピンメモリのメモリセルの材料例を示す断面図。
【図30】スピンメモリのメモリセルの材料例を示す断面図。
【図31】図29及び図30のスピンメモリのメモリセルのエネルギーバンド図。
【図32】スピンFETの材料例を示す断面図。
【図33】スピンFETの材料例を示す断面図。
【図34】図32及び図33のスピンFETのエネルギーバンド図。
【図35】スピンFETの材料例を示す断面図。
【図36】スピンメモリのメモリセルの材料例を示す断面図。
【図37】スピンFETの材料例を示す断面図。
【図38】スピンメモリのメモリセルの材料例を示す断面図。
【図39】スピンFETの材料例を示す断面図。
【図40】スピンメモリのメモリセルの材料例を示す断面図。
【図41】スピンFETの製造方法の一工程を示す断面図。
【図42】スピンFETの製造方法の一工程を示す断面図。
【図43】スピンFETの製造方法の一工程を示す断面図。
【図44】スピンFETの製造方法の一工程を示す断面図。
【図45】スピンFETの製造方法の一工程を示す断面図。
【図46】スピンFETの製造方法の一工程を示す断面図。
【図47】サンプルの特性を示す図。
【図48】サンプルの特性を示す図。
【図49】書き込み/読み出し電流波形を示す図。
【図50】書き込み/読み出し電流波形を示す図。
【図51】サンプルの特性を示す図。
【図52】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図53】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図54】リコンフィギャブルなロジック回路の第1例を示す回路図。
【図55】フローティングゲート電圧Vfgと出力信号Voutの関係を示す図。
【図56】デバイス構造の例を示す平面図。
【図57】図56のLVII−LVII線に沿う断面図。
【図58】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図59】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図60】リコンフィギャブルなロジック回路の第2例を示す回路図。
【図61】フローティングゲート電圧Vfgと出力信号Voutの関係を示す図。
【図62】デバイス構造の例を示す平面図。
【図63】図62のLXIII−LXIII線に沿う断面図。
【図64】スピンFETをメモリセルとする半導体メモリの例を示す回路図。
【図65】メモリチップを示す図。
【図66】システムLSIを示す図。
【図67】メモリ混載ロジックLSIを示す図。
【符号の説明】
【0516】
11,31: 半導体基板、 12: 磁気固着層、 13: 磁気フリー層、 14,46: 反強磁性層、 15,40: 電場により磁化方向が変化する磁性層(制御層)、 16,17: 電極、 18: ゲート絶縁層、 19,35: ゲート電極、 20,21,25,44: トンネルバリア層、 22: 電場により磁化方向が変化する磁性層(磁気フリー層)、 24,32: 素子分離層、 33,34: ソース/ドレイン領域、 36: コンタクトプラグ、 37: 中間層、 38: 下部電極、 39: バッファ層、 41,43: 強磁性層(磁気フリー層)、 42,50: 非磁性層、 45:強磁性層(磁気固着層)、 47: キャップ層、 48: コンタクト層、 49: 層間絶縁層。
【特許請求の範囲】
【請求項1】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のチャネルと、前記チャネル上にゲート絶縁層を介して配置されるゲート電極と、前記磁気フリー層上に配置され、電場により磁化方向が変化する磁性層とを具備することを特徴とするスピンFET。
【請求項2】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のチャネルと、前記チャネル上にゲート絶縁層を介して配置されるゲート電極とを具備し、前記磁気フリー層は、電場により磁化方向が変化する磁性層から構成されることを特徴とするスピンFET。
【請求項3】
請求項1又は2に記載のスピンFETにおいて、前記磁気固着層と前記チャネルとの間及び前記磁気フリー層と前記チャネルとの間の少なくとも1つにトンネルバリア層を具備することを特徴とするスピンFET。
【請求項4】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記垂直方向であることを特徴とする請求項1乃至3のいずれか1項に記載のスピンFET。
【請求項5】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記半導体基板の表面に対して水平となる水平方向であることを特徴とする請求項1乃至3のいずれか1項に記載のスピンFET。
【請求項6】
前記磁性層は、強磁性強誘電体、及び、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料のうちの1つにより構成されることを特徴とする請求項1乃至5のいずれか1項に記載のスピンFET。
【請求項7】
前記磁性層は、Bi2FeCrO6、BiFeO3、BaTiO3-CoFe2O4 ナノ構造及びPbTiO3-CoFe2O4ナノ構造のうちの1つにより構成されることを特徴とする請求項6に記載のスピンFET。
【請求項8】
前記磁性層は、強磁性体の割合と強誘電体の割合とが前記磁性層の厚さ方向に連続的に変化する複合材料から構成されることを特徴とする請求項6又は7に記載のスピンFET。
【請求項9】
前記磁性層は、フェリ磁性強誘電体、及び、反強磁性強誘電体のうちの1つにより構成されることを特徴とする請求項1、3乃至5のいずれか1項に記載のスピンFET。
【請求項10】
前記磁性層は、Cr2O3により構成されることを特徴とする請求項9に記載のスピンFET。
【請求項11】
前記磁性層は、スピン方向の揃った伝導電子を取り出すスピンフィルター層としての機能を有することを特徴とする請求項1乃至10のいずれか1項に記載のスピンFET。
【請求項12】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のトンネルバリア層と、前記磁気フリー層に隣接して配置され、電場により磁化方向が変化する磁性層とを備えるメモリセルを具備することを特徴とするスピンメモリ。
【請求項13】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のトンネルバリア層とを備えるメモリセルを具備し、前記磁気フリー層は、電場により磁化方向が変化する磁性層から構成されることを特徴とするスピンメモリ。
【請求項14】
請求項12に記載のスピンメモリにおいて、前記磁気フリー層と前記磁性層との間に非磁性層を具備することを特徴とするスピンメモリ。
【請求項15】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記垂直方向であることを特徴とする請求項12乃至14のいずれか1項に記載のスピンメモリ。
【請求項16】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記半導体基板の表面に対して水平となる水平方向であることを特徴とする請求項12乃至14のいずれか1項に記載のスピンメモリ。
【請求項17】
前記磁性層は、強磁性強誘電体、及び、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料のうちの1つにより構成されることを特徴とする請求項12乃至16のいずれか1項に記載のスピンメモリ。
【請求項18】
前記磁性層は、Bi2FeCrO6、BiFeO3、BaTiO3-CoFe2O4 ナノ構造及びPbTiO3-CoFe2O4ナノ構造のうちの1つにより構成されることを特徴とする請求項17に記載のスピンメモリ。
【請求項19】
前記磁性層は、強磁性体の割合と強誘電体の割合とが前記磁性層の厚さ方向に連続的に変化する複合材料から構成されることを特徴とする請求項17又は18に記載のスピンメモリ。
【請求項20】
前記磁性層は、フェリ磁性強誘電体、及び、反強磁性強誘電体のうちの1つにより構成されることを特徴とする請求項12、14乃至16のいずれか1項に記載のスピンメモリ。
【請求項21】
前記磁性層は、Cr2O3により構成されることを特徴とする請求項20に記載のスピンメモリ。
【請求項22】
前記磁性層は、スピン方向の揃った伝導電子を取り出すスピンフィルター層としての機能を有することを特徴とする請求項12乃至21のいずれか1項に記載のスピンメモリ。
【請求項1】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のチャネルと、前記チャネル上にゲート絶縁層を介して配置されるゲート電極と、前記磁気フリー層上に配置され、電場により磁化方向が変化する磁性層とを具備することを特徴とするスピンFET。
【請求項2】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のチャネルと、前記チャネル上にゲート絶縁層を介して配置されるゲート電極とを具備し、前記磁気フリー層は、電場により磁化方向が変化する磁性層から構成されることを特徴とするスピンFET。
【請求項3】
請求項1又は2に記載のスピンFETにおいて、前記磁気固着層と前記チャネルとの間及び前記磁気フリー層と前記チャネルとの間の少なくとも1つにトンネルバリア層を具備することを特徴とするスピンFET。
【請求項4】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記垂直方向であることを特徴とする請求項1乃至3のいずれか1項に記載のスピンFET。
【請求項5】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記半導体基板の表面に対して水平となる水平方向であることを特徴とする請求項1乃至3のいずれか1項に記載のスピンFET。
【請求項6】
前記磁性層は、強磁性強誘電体、及び、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料のうちの1つにより構成されることを特徴とする請求項1乃至5のいずれか1項に記載のスピンFET。
【請求項7】
前記磁性層は、Bi2FeCrO6、BiFeO3、BaTiO3-CoFe2O4 ナノ構造及びPbTiO3-CoFe2O4ナノ構造のうちの1つにより構成されることを特徴とする請求項6に記載のスピンFET。
【請求項8】
前記磁性層は、強磁性体の割合と強誘電体の割合とが前記磁性層の厚さ方向に連続的に変化する複合材料から構成されることを特徴とする請求項6又は7に記載のスピンFET。
【請求項9】
前記磁性層は、フェリ磁性強誘電体、及び、反強磁性強誘電体のうちの1つにより構成されることを特徴とする請求項1、3乃至5のいずれか1項に記載のスピンFET。
【請求項10】
前記磁性層は、Cr2O3により構成されることを特徴とする請求項9に記載のスピンFET。
【請求項11】
前記磁性層は、スピン方向の揃った伝導電子を取り出すスピンフィルター層としての機能を有することを特徴とする請求項1乃至10のいずれか1項に記載のスピンFET。
【請求項12】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のトンネルバリア層と、前記磁気フリー層に隣接して配置され、電場により磁化方向が変化する磁性層とを備えるメモリセルを具備することを特徴とするスピンメモリ。
【請求項13】
磁化方向が固定される磁気固着層と、磁化方向が変化する磁気フリー層と、前記磁気固着層と前記磁気フリー層との間のトンネルバリア層とを備えるメモリセルを具備し、前記磁気フリー層は、電場により磁化方向が変化する磁性層から構成されることを特徴とするスピンメモリ。
【請求項14】
請求項12に記載のスピンメモリにおいて、前記磁気フリー層と前記磁性層との間に非磁性層を具備することを特徴とするスピンメモリ。
【請求項15】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記垂直方向であることを特徴とする請求項12乃至14のいずれか1項に記載のスピンメモリ。
【請求項16】
前記磁性層の厚さ方向は、半導体基板の表面に対して垂直となる垂直方向であり、前記強磁性体の残留磁化の磁化方向は、前記半導体基板の表面に対して水平となる水平方向であることを特徴とする請求項12乃至14のいずれか1項に記載のスピンメモリ。
【請求項17】
前記磁性層は、強磁性強誘電体、及び、強磁性ナノ構造と強誘電ナノ構造とを有する複合材料のうちの1つにより構成されることを特徴とする請求項12乃至16のいずれか1項に記載のスピンメモリ。
【請求項18】
前記磁性層は、Bi2FeCrO6、BiFeO3、BaTiO3-CoFe2O4 ナノ構造及びPbTiO3-CoFe2O4ナノ構造のうちの1つにより構成されることを特徴とする請求項17に記載のスピンメモリ。
【請求項19】
前記磁性層は、強磁性体の割合と強誘電体の割合とが前記磁性層の厚さ方向に連続的に変化する複合材料から構成されることを特徴とする請求項17又は18に記載のスピンメモリ。
【請求項20】
前記磁性層は、フェリ磁性強誘電体、及び、反強磁性強誘電体のうちの1つにより構成されることを特徴とする請求項12、14乃至16のいずれか1項に記載のスピンメモリ。
【請求項21】
前記磁性層は、Cr2O3により構成されることを特徴とする請求項20に記載のスピンメモリ。
【請求項22】
前記磁性層は、スピン方向の揃った伝導電子を取り出すスピンフィルター層としての機能を有することを特徴とする請求項12乃至21のいずれか1項に記載のスピンメモリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図66】
【図67】
【公開番号】特開2007−194300(P2007−194300A)
【公開日】平成19年8月2日(2007.8.2)
【国際特許分類】
【出願番号】特願2006−9266(P2006−9266)
【出願日】平成18年1月17日(2006.1.17)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成19年8月2日(2007.8.2)
【国際特許分類】
【出願日】平成18年1月17日(2006.1.17)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]