半導体装置およびその製造方法
【課題】半導体装置の性能を向上させる。
【解決手段】素子分離領域13は、溝11に埋め込まれた酸化シリコン膜からなり、上部が半導体基板1から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1が形成されている。MISFETのゲート絶縁膜は、ハフニウムと酸素と低しきい値化用の元素とを主成分として含有するHf含有絶縁膜5からなり、メタルゲート電極であるゲート電極GEは、活性領域14、側壁絶縁膜SW1および素子分離領域13上に延在している。低しきい値化用の元素は、nチャネル型MISFETの場合は希土類またはMgであり、pチャネル型MISFETの場合は、Al、TiまたはTaである。
【解決手段】素子分離領域13は、溝11に埋め込まれた酸化シリコン膜からなり、上部が半導体基板1から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1が形成されている。MISFETのゲート絶縁膜は、ハフニウムと酸素と低しきい値化用の元素とを主成分として含有するHf含有絶縁膜5からなり、メタルゲート電極であるゲート電極GEは、活性領域14、側壁絶縁膜SW1および素子分離領域13上に延在している。低しきい値化用の元素は、nチャネル型MISFETの場合は希土類またはMgであり、pチャネル型MISFETの場合は、Al、TiまたはTaである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成することができる。ゲート電極としては、ポリシリコン膜を使用することが一般的である。
【0003】
しかしながら、近年、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【0004】
また、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料(高誘電率材料)を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【0005】
非特許文献1〜4には、メタルゲート電極および高誘電率ゲート絶縁膜を有するMISFETに関する技術が記載されている。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】V.Narayanan et al., VLSI2006, p.224
【非特許文献2】P. Sivasubramani et al., VLSI2007, p.68
【非特許文献3】H-S. Jung et al., VLSI2005, p.232
【非特許文献4】M. Inoue et al., VLSI2009, p.40
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明者の検討によれば、次のことが分かった。
【0008】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、MISFETのしきい値電圧(しきい値)の絶対値が大きくなってしまい、CMISFETであれば、nチャネル型MISFETおよびpチャネル型MISFETの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化(しきい値電圧の絶対値の低下)を図ることが望まれる。
【0009】
ゲート絶縁膜用の高誘電率膜(High−k膜)として、Hfを含有する高誘電率膜であるHf系ゲート絶縁膜が優れているが、MISFETの低しきい値化を図るためには、Hf系ゲート絶縁膜に低しきい値化用の元素を導入することが有効である。nチャネル型MISFETにおけるHf系ゲート絶縁膜に、低しきい値化用の元素として希土類元素などを導入すると、nチャネル型MISFETを低しきい値化することができる。また、pチャネル型MISFETにおけるHf系ゲート絶縁膜に、低しきい値化用の元素としてアルミニウムなどを導入すると、pチャネル型MISFETを低しきい値化することができる。
【0010】
しかしながら、Hf系ゲート絶縁膜に低しきい値化用の元素を導入した場合、Hf系ゲート絶縁膜に導入された低しきい値化用の元素は、素子分離領域を構成する酸化シリコン膜中に拡散しやすい性質を有している。
【0011】
このため、活性領域から素子分離領域上にかけて延在するようにメタルゲート電極が形成されていた場合には、メタルゲート電極の下に位置するHf系ゲート絶縁膜から素子分離領域に、低しきい値化用の元素が拡散してしまい、Hf系ゲート絶縁膜における低しきい値化用の元素の濃度が低下する現象が生じてしまう。この現象が生じると、Hf系ゲート絶縁膜に低しきい値化用の元素を導入したことによる低しきい値化の効果が薄れ、MISFETのしきい値電圧の絶対値が大きくなってしまうが、これは、チャネル幅が短くなるほど顕著となる。このため、Hf系ゲート絶縁膜に低しきい値化用の元素を導入したことによる低しきい値化の効果を的確に得て、半導体装置の性能を向上させることが望まれる。
【0012】
本発明の目的は、半導体装置の性能向上を図ることができる技術を提供することにある。
【0013】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0014】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0015】
代表的な実施の形態による半導体装置は、半導体基板と、前記半導体基板に形成された素子分離用溝と、前記素子分離用溝に埋め込まれた酸化シリコン膜からなり上部が前記半導体基板から突出している素子分離領域と、前記半導体基板から突出している部分の前記素子分離領域の側壁上に形成されかつ窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜とを有している。更に、前記素子分離領域によって規定された前記半導体基板の活性領域上に形成されかつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜からなるゲート絶縁膜と、前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成されたメタルゲート電極とを有している。nチャネル型のMISFETの場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、pチャネル型のMISFETの場合は、前記第1元素は、Al、TiまたはTaのいずれかである。そして、前記メタルゲート電極は、一部が前記素子分離領域上に延在しており、前記ゲート電極と前記半導体基板の前記活性領域との間に位置する前記ゲート絶縁膜と、前記素子分離領域との間には、前記側壁絶縁膜が介在している。
【0016】
また、他の代表的な実施の形態による半導体装置は、半導体基板と、前記半導体基板に形成された素子分離用溝と、前記素子分離用溝に埋め込まれた酸化シリコン膜からなる素子分離領域と、前記素子分離領域によって規定された活性領域と、前記素子分離領域に隣接して配置され、窒化シリコンまたは酸窒化シリコンからなる絶縁体部とを有している。更に、前記活性領域、前記絶縁体部および前記素子分離領域上に延在するメタルゲート電極と、前記メタルゲート電極と前記活性領域、前記絶縁体部および前記素子分離領域との間に形成されかつゲート絶縁膜用の第1絶縁膜とを有している。前記第1絶縁膜は、ハフニウムと酸素と第1元素とを主成分として含有し、nチャネル型のMISFETの場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、pチャネル型のMISFETの場合は、前記第1元素は、Al、TiまたはTaのいずれかである。そして、前記活性領域上に位置する部分の前記第1絶縁膜と前記素子分離領域上に位置する部分の前記第1絶縁膜との間には、前記絶縁体部上に位置する部分の前記第1絶縁膜が介在している。
【0017】
また、代表的な実施の形態による半導体装置の製造方法は、(a)半導体基板を用意する工程、(b)前記半導体基板上に、MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、(c)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、(d)前記金属膜上に、第1材料膜を形成する工程を有している。更に、(e)前記第1材料膜、前記金属膜および前記第1絶縁膜をパターニングして、積層パターンを形成する工程、(f)前記積層パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、(g)前記側壁絶縁膜および前記積層パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程を有している。更に、(h)前記素子分離用溝を埋め、前記積層パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、(i)前記積層パターンの前記第1材料膜が露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程を有している。更に、(j)前記(i)工程後、前記積層パターンの前記第1材料膜を除去する工程、(k)前記(j)工程後、前記金属膜上および前記素子分離領域上を含む前記半導体基板上に、シリコン膜を形成する工程、(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程を有している。そして、前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成される。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0019】
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1の半導体装置の製造工程中の要部断面図である。
【図2】図1に続く半導体装置の製造工程中の要部断面図である。
【図3】図2に続く半導体装置の製造工程中の要部断面図である。
【図4】図3に続く半導体装置の製造工程中の要部断面図である。
【図5】図4に続く半導体装置の製造工程中の要部断面図である。
【図6】図5に続く半導体装置の製造工程中の要部断面図である。
【図7】図6に続く半導体装置の製造工程中の要部断面図である。
【図8】図7に続く半導体装置の製造工程中の要部断面図である。
【図9】図8に続く半導体装置の製造工程中の要部断面図である。
【図10】図9に続く半導体装置の製造工程中の要部断面図である。
【図11】図10に続く半導体装置の製造工程中の要部断面図である。
【図12】図11に続く半導体装置の製造工程中の要部断面図である。
【図13】図12に続く半導体装置の製造工程中の要部平面図である。
【図14】図13と同じ半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図15】図13および図14と同じ半導体装置の製造工程中の要部平面図(B−B断面図)である。
【図16】図13〜図15に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図17】図16と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図18】図16および図17に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図19】図18と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図20】図18および図19に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図21】図20と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図22】図20および図21に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図23】図22と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図24】図22および図23に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図25】図24と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図26】比較例の半導体装置の要部断面図である。
【図27】比較例の半導体装置の要部断面図である。
【図28】nチャネル型MISFETのしきい値電圧のチャネル幅に対する依存性を示すグラフである。
【図29】本発明の実施の形態1の変形例の半導体装置の製造工程中の要部断面図である。
【図30】図29に続く半導体装置の製造工程中の要部断面図である。
【図31】図30に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図32】図31と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図33】本発明の実施の形態2の半導体装置の製造工程中の要部断面図である。
【図34】図33に続く半導体装置の製造工程中の要部断面図である。
【図35】図34に続く半導体装置の製造工程中の要部断面図である。
【図36】図35に続く半導体装置の製造工程中の要部断面図である。
【図37】図36に続く半導体装置の製造工程中の要部断面図である。
【図38】図37に続く半導体装置の製造工程中の要部断面図である。
【図39】図38に続く半導体装置の製造工程中の要部断面図である。
【図40】図39に続く半導体装置の製造工程中の要部断面図である。
【図41】図40に続く半導体装置の製造工程中の要部断面図である。
【図42】図41に続く半導体装置の製造工程中の要部断面図である。
【図43】図42に続く半導体装置の製造工程中の要部平面図である。
【図44】図43と同じ半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図45】図43および図44と同じ半導体装置の製造工程中の要部平面図(B−B断面図)である。
【図46】図43〜図45に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図47】図46と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図48】本発明の実施の形態2の変形例の半導体装置の製造工程中の要部断面図である。
【図49】図48に続く半導体装置の製造工程中の要部断面図である。
【図50】図49に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図51】図50と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図52】本発明の実施の形態3の半導体装置の製造工程中の要部断面図である。
【図53】図52に続く半導体装置の製造工程中の要部断面図である。
【図54】図53に続く半導体装置の製造工程中の要部断面図である。
【図55】図54に続く半導体装置の製造工程中の要部断面図である。
【図56】図55に続く半導体装置の製造工程中の要部断面図である。
【図57】図56に続く半導体装置の製造工程中の要部断面図である。
【図58】図57に続く半導体装置の製造工程中の要部断面図である。
【図59】図58に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図60】図59と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図61】本発明の実施の形態3の変形例の半導体装置の要部断面図(A−A断面図)である。
【図62】本発明の実施の形態3の変形例の半導体装置の要部断面図(B−B断面図)である。
【図63】本発明の実施の形態4の半導体装置の要部断面図である。
【図64】本発明の実施の形態4の半導体装置の要部断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0024】
(実施の形態1)
本実施の形態の半導体装置の製造工程を図面を参照して説明する。図1〜図25は、本実施の形態の半導体装置、ここではMISFET(Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の製造工程中の要部断面図または要部平面図である。図1〜図25のうち、図1〜図12および図14〜図25は要部断面図であり、図13は要部平面図である。なお、本実施の形態では、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0025】
まず、図1に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)1を準備(用意)する。
【0026】
次に、半導体基板1のnチャネル型MISFETを形成する領域にp型ウエルPWを形成する。p型ウエルPWは、例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成される。
【0027】
次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板1の表面の自然酸化膜を除去することによって、半導体基板1の表面を清浄化(洗浄)する。これにより、半導体基板1(p型ウエルPW)の表面(シリコン面)が露出される。
【0028】
次に、図2に示されるように、半導体基板1の表面上(すなわちp型ウエルPWの表面上)に、酸化シリコン膜または酸窒化シリコン膜からなる界面層(絶縁層、絶縁膜)2を形成する。
【0029】
界面層2を形成することなく、半導体基板1(p型ウエルPW)の表面(シリコン面)上に直接的に後述のHf含有膜3を形成することもできるが、界面層2を形成してから、この界面層2上に後述のHf含有膜3を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層2を形成する場合、界面層2の膜厚は薄く、例えば1nm程度とすることができる。界面層2は、例えば熱酸化法などを用いて形成することができる。また、界面層2が酸窒化シリコン膜の場合は、N2O、O2およびH2を用いた高温短時間酸化法により形成することができる。
【0030】
次に、半導体基板1の主面上に、すなわち界面層2上に、Hf含有膜(Hf含有層)3を形成する。このHf含有膜3は、MISFETの高誘電率ゲート絶縁膜形成用のベースとなる絶縁膜である。
【0031】
Hf含有膜3は、ハフニウム(Hf)を含有する絶縁膜であり、より特定的には、ハフニウム(Hf)と酸素(O)を含有する絶縁材料からなる。Hf含有膜3は、好ましくは、HfO膜(酸化ハフニウム膜、代表的なのはHfO2膜)、HfON膜(酸窒化ハフニウム膜)、HfSiON膜(ハフニウムシリコンオキシナイトライド膜)またはHfSiO膜(ハフニウムシリケート膜)とすることができる。このうち、HfON膜をHf含有膜3として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Hf含有膜3は、ハフニウム(Hf)と酸素(O)を主成分として含有する絶縁膜とみなすことができる。Hf含有膜3の膜厚(形成膜厚)は、例えば2nm程度とすることができる。この段階のHf含有膜3は、低しきい値化用の元素(ここでは希土類元素)を含有していない。
【0032】
Hf含有膜3は、例えば次のようにして形成することができる。
【0033】
Hf含有膜3がHfSiON膜の場合には、ALD(Atomic Layer Deposition:原子層堆積)法またはCVD(Chemical Vapor Deposition:化学的気相成長)法を用いてまずHfSiO膜を堆積する。それから、このHfSiO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfSiO膜を窒化してHfSiON膜にする)ことによって、HfSiON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0034】
Hf含有膜3がHfON膜の場合には、ALD法またはCVD法を用いてまずHfO膜(代表的にはHfO2膜)を堆積してから、このHfO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfO膜をHfON膜にする)ことによって、HfON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0035】
Hf含有膜3がHfO膜(代表的にはHfO2膜)の場合には、ALD法またはCVD法を用いてHfO膜(代表的にはHfO2膜)を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
【0036】
Hf含有膜3がHfSiO膜の場合には、ALD法またはCVD法を用いてHfSiO膜を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
【0037】
Hf含有膜3を形成した後、半導体基板1の主面上に、すなわちHf含有膜3上に、Hf含有膜3に接するように、低しきい値化用の元素を含有する材料膜として希土類含有膜(希土類含有層)4を形成する。
【0038】
nチャネル型MISFETのしきい値電圧の絶対値を低下させるためにnチャネル型MISFETのHf系ゲート絶縁膜に導入する低しきい値化用の元素としては、希土類元素が好適であり、その中でもLa(ランタン)が特に好適である。このため、希土類含有膜4は、希土類元素を含有する材料膜であり、希土類元素を主成分として含有し、特に好ましくはLa(ランタン)を含有している。安定性の観点から、希土類含有膜4は、好ましくは酸化希土類膜(希土類酸化物層)であり、特に好ましくは酸化ランタン膜(酸化ランタンとして代表的なのはLa2O3)である。この段階の希土類含有膜4は、Hf(ハフニウム)を含有していない。
【0039】
希土類含有膜4は、PVD(Physical Vapor Deposition)法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.5nm程度とすることができる。
【0040】
次に、半導体基板1に対して熱処理を施す。この熱処理工程は、熱処理温度を好ましくは600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。
【0041】
この熱処理により、Hf含有膜3と希土類含有膜4とが反応(混合、ミキシング、相互拡散)して、図3に示されるように、Hf含有膜3と希土類含有膜4との反応層(混合層、ミキシング層)であるHf含有絶縁膜5が形成される。すなわち、希土類含有膜4の希土類元素がHf含有膜3に導入されて、Hf含有膜3が、Hf含有絶縁膜5となる。Hf含有絶縁膜5における各元素(Hf、希土類元素など)の厚み方向の濃度分布は、均一な場合と、不均一な場合(例えばHf含有膜3と希土類含有膜4との反応前の組成分布をある程度維持した不均一な分布)とがあり得るが、どちらも許容できる。ここで、厚み方向の濃度分布とは、Hf含有絶縁膜5において、半導体基板1の主面に垂直な方向での濃度分布に対応する。
【0042】
また、Hf含有膜3を形成する前に界面層2を形成した場合には、この熱処理時には、Hf含有膜3と下部の界面層2との反応を抑制して、酸化シリコン膜または酸窒化シリコン膜からなる界面層2を残存させることが好ましい。この場合、Hf含有絶縁膜5と半導体基板1(p型ウエルPW)との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層2が存在した状態となる。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。但し、Hf含有膜3からのHfや希土類含有膜4からの希土類元素が界面層2に多少導入される場合もある。また、界面層2とHf含有絶縁膜5とが混合された構造になる場合もある。なお、界面層2の半導体基板1に接する部分においては、Hf(ハフニウム)や希土類元素が存在していないことが望ましい。
【0043】
Hf含有膜3は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、希土類含有膜4は、希土類元素(Ln)を主成分として含有しているため、Hf含有膜3と希土類含有膜4とが反応して形成されたHf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)とを主成分として含有する絶縁膜である。
【0044】
ここで、Hf含有絶縁膜5に導入された希土類元素Lnは、低しきい値化(しきい値電圧の絶対値の低下)のために導入された元素であるため、低しきい値化用の元素(第1元素)とみなすことができる。従って、Hf含有絶縁膜5は、ハフニウム(Hf)と、酸素(O)と、低しきい値化用の元素(第1元素)とを主成分として含有する絶縁膜とみなすことができる。
【0045】
Hf含有絶縁膜5が含有する希土類元素Lnは、希土類含有膜4が含有していた希土類元素Lnと同じである。また、Hf含有膜3が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜3が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0046】
また、希土類含有膜4は、上述のように好ましくは酸化希土類膜である。この場合、希土類含有膜4は、希土類元素(Ln)以外に酸素(O)も含有しているが、Hf含有膜3も酸素(O)を含有しているため、希土類含有膜4が酸素(O)を含有しているかどうかにかかわらず、Hf含有絶縁膜5は、酸素(O)を含有したものとなる。すなわち、希土類含有膜4は、希土類元素(Ln)に加えて更に酸素(O)も含有することが好ましいが、希土類含有膜4が酸素(O)を含有する場合と酸素(O)を含有しない場合のいずれであっても、Hf含有絶縁膜5は、酸素(O)を含有したものとなる。
【0047】
従って、Hf含有膜3がHfSiON膜の場合には、Hf含有絶縁膜5はHfLnSiON膜となり、Hf含有膜3がHfSiO膜の場合には、Hf含有絶縁膜5はHfLnSiO膜となり、Hf含有膜3がHfON膜の場合は、Hf含有絶縁膜5はHfLnON膜となり、Hf含有膜3がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜5はHfLnO膜となる。
【0048】
なお、HfLaSiON膜と表記した場合、HfLaSiON膜におけるHfとLaとSiとOとNの原子比は1:1:1:1:1に限定されるものではない。このことは、HfLaSiON膜以外の膜においても同様である。
【0049】
この熱処理工程を行った後、希土類含有膜4の未反応部分(熱処理工程で反応しなかった部分)があれば、エッチング(好ましくはウェットエッチング)によって除去することもできる。
【0050】
次に、図4に示されるように、半導体基板1の主面上に、すなわちHf含有絶縁膜5上に、メタルゲート(金属ゲート電極)用の金属膜(金属層、メタルゲート膜)6を形成する。
【0051】
金属膜6は、好ましくは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。金属膜6は、例えばスパッタリング法などにより形成することができる。加工性が容易なことと、ゲート抵抗の観点から、金属膜6を窒化チタン(TiN)膜とすれば、更に好ましい。金属膜6の膜厚(形成膜厚)は、例えば5〜20nm程度とすることができる。
【0052】
次に、半導体基板1の主面上に、すなわち金属膜6上に、材料膜として絶縁膜7を形成する、絶縁膜7は、好ましくは窒化シリコン膜からなり、比較的低温なプロセスであるプラズマCVD法により形成される。
【0053】
絶縁膜7は、窒化シリコン膜が好ましいが、他の材料膜とすることもできる。但し、後述の図11の工程で後述の素子分離領域13、側壁絶縁膜SW1および金属膜6のエッチングを抑制しながら絶縁膜7を選択的に除去できるように、絶縁膜7を選択する必要がある。絶縁膜7の膜厚(形成膜厚)は、例えば50〜100nm程度とすることができる。
【0054】
次に、図5に示されるように、絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2をパターニングして、パターニングされた絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2からなる積層パターン8を形成する。このパターニング工程は、例えば次のようにして行うことができる。
【0055】
すなわち、まず、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜7をパターニングする。それから、パターニングされた絶縁膜7をエッチングマスクとしたエッチングにより、金属膜6、Hf含有絶縁膜5および界面層2をパターニングする。このパターニング工程は、ドライエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせによって行うことができる。これにより、界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7が下から順に積層された積層パターン(積層膜パターン)8を形成することができる。積層パターン8を形成した領域は、後述の活性領域14となるため、活性領域14とすべき領域に、積層パターン8を形成しておく。
【0056】
他の形態として、絶縁膜7上に形成したフォトレジストパターン(図示せず)をエッチングマスクとしたエッチングにより、絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2をパターニングして積層パターン8を形成することもできる。
【0057】
次に、積層パターン8の側壁上に、絶縁体(絶縁膜)として窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜(サイドウォール、サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW1を形成する。具体的には、図6に示されるように、半導体基板1上に、積層パターン8を覆うように絶縁膜9を形成してから、図7に示されるように、この絶縁膜9を異方性エッチング(エッチバック)することによって、積層パターン8の側壁上に残存する絶縁膜9からなる側壁絶縁膜SW1を形成する。この際、側壁絶縁膜SW1となる部分以外の絶縁膜9は除去される。側壁絶縁膜SW1は、積層パターン8の側壁上に、サイドウォールスペーサ状に形成される。
【0058】
絶縁膜9は、窒化シリコン膜または酸窒化シリコン膜からなり、窒化シリコン膜であればより好ましい。このため、側壁絶縁膜SW1は、窒化シリコン(絶縁膜9が窒化シリコン膜の場合)または酸窒化シリコン(絶縁膜9が酸窒化シリコン膜の場合)からなり、窒化シリコンで構成されていればより好ましい。後述するように、側壁絶縁膜SW1は、Hf含有絶縁膜5(または後述するHf含有絶縁膜5a)が含有する低しきい値化用の元素が後述する素子分離領域13に拡散するのを防止する機能を有するため、この機能を考慮すると、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンで形成する必要があり、側壁絶縁膜SW1が窒化シリコンで構成されていればより好ましい。
【0059】
側壁絶縁膜SW1用の絶縁膜9は、熱CVD法またはプラズマCVD法で形成することができるが、成膜温度や成膜時の圧力などを調整することにより、絶縁膜7に比べて、ウェットエッチング耐性が高い膜とする。
【0060】
次に、図8に示されるように、積層パターン8(の絶縁膜7)と側壁絶縁膜SW1とをエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。この溝11は、側壁絶縁膜SW1の側面(積層パターン8に隣接していない側の側面)に整合して形成される。後述するように、この溝11に酸化シリコン膜12が埋め込まれて素子分離領域13が形成されるため、溝11は素子分離用の溝とみなすことができる。
【0061】
次に、図9に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8および側壁絶縁膜SW1を覆うように形成される。
【0062】
次に、図10に示されるように、CMP(Chemical Mechanical Polishing:化学的機械的研磨)により、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8の最上層の絶縁膜7の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図10にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8の上面(すなわち絶縁膜7の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8の絶縁膜7が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および側壁絶縁膜SW1の側面(積層パターン8に隣接していない側の側面)に接した状態となる。このため、側壁絶縁膜SW1は、積層パターン8と素子分離領域13とに挟まれた状態になっている。
【0063】
側壁絶縁膜SW1は、積層パターン8の側壁に形成したが、素子分離領域13が側壁絶縁膜SW1に接する(隣接する)ように形成されるため、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に側壁絶縁膜SW1が形成されている状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8とその側壁上の側壁絶縁膜SW1とを形成した領域に対応している。
【0064】
次に、図11に示されるように、積層パターン8の絶縁膜7をウェットエッチングによって選択的に除去する。絶縁膜7を除去したことにより、積層パターン8を構成していた金属膜6(の上面)が露出される。界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7からなる積層パターン8は、絶縁膜7を除去したことにより、界面層2、Hf含有絶縁膜5および金属膜6からなる積層パターン8aとなる。ここで、積層パターン8aは、積層パターン8から絶縁膜7を除いたものに対応する。
【0065】
絶縁膜7のエッチング工程(図11の工程)では、絶縁膜7を、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および積層パターン8の金属膜6に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および金属膜6の各エッチング速度よりも、絶縁膜7のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜7をウェットエッチングする。これにより、絶縁膜7を選択的に除去し、側壁絶縁膜SW1、素子分離領域13および金属膜6を残すことができる。金属膜6の下に位置するHf含有絶縁膜5および界面層2も、エッチングされずに残存する。
【0066】
絶縁膜7と側壁絶縁膜SW1とをいずれも窒化シリコンにより形成した場合には、上述のように、側壁絶縁膜SW1形成用の絶縁膜9(窒化シリコン膜)の成膜条件と、絶縁膜7(窒化シリコン膜)の成膜条件とを制御することにより、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜7を選択的にエッチングすることが可能になる。例えば、成膜温度などの成膜条件を調整することで、絶縁膜7(窒化シリコン膜)よりも絶縁膜9(窒化シリコン膜)をより緻密な膜とし、それによって、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜7を選択的にエッチングすることが可能になる。
【0067】
絶縁膜7を除去したことにより、凹部(窪み部)15が形成される。この凹部15は、絶縁膜7を除去するまで絶縁膜7が存在していた空間である。凹部15の底面は金属膜6の上面で形成され、凹部15の側面は、側壁絶縁膜SW1の側面(絶縁膜7を除去するまでその絶縁膜7に接していた側面)により形成される。
【0068】
また、他の形態として、絶縁膜7のエッチング工程(図11の工程)を、ドライエッチングによって行うこともできる。但し、絶縁膜7のエッチング工程(図11の工程)をウェットエッチングによって行えば、エッチング選択比を高くしやすいので、より好ましい。
【0069】
次に、図12に示されるように、半導体基板1の主面全面上にシリコン膜16を形成する。すなわち、金属膜6上、側壁絶縁膜SW1上および素子分離領域13上を含む前記半導体基板1上に、シリコン膜16を形成する。シリコン膜16は、凹部15を埋め、積層パターン8a、側壁絶縁膜SW1および素子分離領域13を覆うように形成される。シリコン膜16を形成すると、積層パターン8aの金属膜6の上面は、シリコン膜16と接してシリコン膜16で覆われた状態となり、また、素子分離領域13の上面は、シリコン膜16と接してシリコン膜16で覆われた状態となる。
【0070】
シリコン膜16は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理(例えばソース・ドレインに導入した不純物の活性化アニール処理)で多結晶シリコン膜となり得る。シリコン膜16の膜厚(形成膜厚)は、例えば30〜100nm程度とすることができる。
【0071】
次に、シリコン膜16および金属膜6(積層パターン8aを構成していた金属膜6)をパターニングすることにより、図13〜図15に示されるように、パターニングされた金属膜6およびシリコン膜16からなるゲート電極GEを形成する。このパターニング工程(ゲート電極GE形成工程)は、例えば、フォトリソグラフィ技術を用いてフォトレジストパターン(図示せず)をシリコン膜16上に形成してから、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜16および金属膜6をエッチング(好ましくはドライエッチング)してパターニングすることにより、行うことができる。その後、このフォトレジストパターンは除去される。
【0072】
なお、図13は、ゲート電極GEを形成した段階の半導体装置の要部平面図であり、図14および図15は、ゲート電極GEを形成した段階の半導体装置の要部断面図であるが、図13のA−A線の断面図が図14に対応し、図13のB−B線の断面図が図15に対応する。後述の図16〜図25のうち、図16、図18、図20、図22および図24はA−A線の断面図に対応し、図17、図19、図21、図23および図25はB−B線の断面図に対応しており、図16と図17とは同じ工程段階に対応し、図18と図19とは同じ工程段階に対応し、図20と図21とは同じ工程段階に対応し、図22と図23は同じ工程段階に対応し、図24と図25とは同じ工程段階に対応する。また、図1〜図12の各工程段階では、A−A線の断面とB−B線の断面とは同じ断面構造となるため、図1〜図12は、A−A線での断面図とB−B線での断面図とで共通である。
【0073】
シリコン膜16および金属膜6をパターニングするドライエッチング工程(すなわちゲート電極GEを形成するためのドライエッチング工程)の後に、ゲート電極GEで覆われない部分のHf含有絶縁膜5を除去するためのウェットエッチング行うことが、より好ましい。ゲート電極GEの下部に位置するHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングするためのドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極GEで覆われない部分のHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【0074】
ゲート電極GEは、ゲート電極GEの一部が素子分離領域13上に延在するように形成される。すなわち、ゲート電極GEは、活性領域14上から側壁絶縁膜SW1上および素子分離領域13上にかけて延在するように形成される。
【0075】
ゲート電極GEは、活性領域14(p型ウエルPW)上では、金属膜6と金属膜6上のシリコン膜16とにより構成されているが、素子分離領域13上および側壁絶縁膜SW1上では、ゲート電極GEはシリコン膜16で構成され、金属膜6を有していない。素子分離領域13上に金属膜6が形成されていない分、ゲート電極GEの厚みは、素子分離領域13上よりも活性領域14(p型ウエルPW、チャネル領域)上で厚くなっている。
【0076】
ゲート電極GEのうち、MISFETのゲート電極として機能できるのは活性領域14(p型ウエルPW)上に位置する部分のゲート電極GE(すなわち金属膜6とシリコン膜16との積層膜からなる部分)であり、素子分離領域13上および側壁絶縁膜SW1上に位置する部分のゲート電極GE(すなわち金属膜6が無くシリコン膜16で形成される部分)は、MISFETのゲート電極としては機能しない。このため、ゲート電極GEは、MISFETのゲート電極として機能する部分(すなわち活性領域14上に位置する部分)は金属膜6と金属膜6上のシリコン膜16との積層構造を有しているため、いわゆるメタルゲート電極(金属ゲート電極)とみなすことができる。
【0077】
なお、本願において、金属膜(金属層)とは、金属伝導を示す導電膜(導電層)を言い、単体の金属膜(純金属膜)や合金膜だけでなく、金属伝導を示す金属化合物膜(窒化金属膜や炭化金属膜など)も含むものとする。このため、金属膜6は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜6として特に好ましいのは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜であり、本実施の形態では、加工性が容易なことと、ゲート抵抗の観点から、窒化チタン(TiN)膜を金属膜6として用いている。
【0078】
活性領域14においては、半導体基板1(p型ウエルPW)とゲート電極GEとの間には、界面層2およびHf含有絶縁膜5が介在しており、これ(界面層2およびHf含有絶縁膜5)がMISFETのゲート絶縁膜として機能する。すなわち、活性領域14のp型ウエルPWの表面上に、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEが、ゲート絶縁膜としてのHf含有絶縁膜5を介して形成された状態となる(界面層2を形成した場合はその界面層2も介在する)。Hf含有絶縁膜5は、酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0079】
また、ゲート電極GEは、一部が素子分離領域13上および側壁絶縁膜SW1上にも延在しており、Hf含有絶縁膜5(および界面層2)は、ゲート電極GEと半導体基板1(p型ウエルPW)との間に介在しているが、ゲート電極GEと素子分離領域13との間やゲート電極GEと側壁絶縁膜SW1との間には、Hf含有絶縁膜5(および界面層2)は介在していない。
【0080】
次に、図16(A−A断面)および図17(B−B断面)に示されるように、活性領域14(p型ウエルPW)におけるゲート電極GEの両側の領域(ゲート電極GEで覆われていない領域)に、リン(P)またはヒ素(As)などのn型不純物をイオン注入することにより、n−型半導体領域EXを形成する。n−型半導体領域EX形成用のイオン注入時には、活性領域14の半導体基板1(p型ウエルPW)にゲート電極GEをマスクとしてイオン注入する。このため、n−型半導体領域EXは、ゲート電極GEに整合して形成され、ゲート電極GEの直下には、n−型半導体領域EXは形成されない。
【0081】
次に、図18(A−A断面)および図19(B−B断面)に示されるように、ゲート電極GEの側壁上に、絶縁体(絶縁膜)からなるサイドウォール(サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW2を形成する。例えば、半導体基板1上に、ゲート電極GE、素子分離領域13および側壁絶縁膜SW1を覆うように、酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング(エッチバック)することによって、ゲート電極GEの側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールSW2を形成することができる。なお、図面の簡略化のために、図21では、サイドウォールSW2を構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。また、ゲート電極GEの側壁上にサイドウォールSW2を形成する際に、側壁絶縁膜SW1の側面(素子分離領域13にもゲート電極GEにも隣接していない側面)上に、サイドウォールSW2が形成される場合もあり得る。
【0082】
次に、活性領域14(p型ウエルPW)にn+型半導体領域SDをイオン注入により形成する。
【0083】
n+型半導体領域SDは、活性領域14(p型ウエルPW)におけるゲート電極GEおよびサイドウォールSW2の両側の領域に、リン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、形成することができる。n+型半導体領域SDは、n−型半導体領域EXよりも不純物濃度が高くかつ接合深さが深い。このn+型半導体領域SD形成用のイオン注入時には、活性領域14の半導体基板1(p型ウエルPW)に、ゲート電極GEおよびその側壁上のサイドウォールSW2をマスクとしてイオン注入する。このため、n−型半導体領域EXは、ゲート電極GEに整合して形成され、n+型半導体領域SDは、ゲート電極GEの側壁上に形成されたサイドウォールSW2に整合して形成され、ゲート電極GEおよびサイドウォールSW2の直下には、n+型半導体領域SDは形成されない。
【0084】
nチャネル型MISFETのゲート電極GEを構成するシリコン膜16は、n−型半導体領域EX形成用のイオン注入工程やn+型半導体領域SD形成用のイオン注入工程でn型の不純物が導入されて、n型のシリコン膜となり得る。
【0085】
n+型半導体領域SD形成用のイオン注入を行った後、導入した不純物の活性化のための熱処理(アニール処理、活性化アニール)を行う。この熱処理により、n−型半導体領域EX、n+型半導体領域SDおよびシリコン膜16などに導入されている不純物を活性化することができる。この熱処理は、例えば、900℃〜1100℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【0086】
このようにして、図18(A−A断面図)および図19(B−B断面図)に示されるような構造が得られ、活性領域14に、電界効果トランジスタとしてnチャネル型MISFETQnが形成される。
【0087】
ゲート電極GEがnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GEの下のHf含有絶縁膜5(およびその下の界面層2)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SDおよびn−型半導体領域EXにより形成される。
【0088】
次に、サリサイド(Salicide:Self Aligned Silicide)プロセスにより、ソース・ドレインを構成するn+型半導体領域SDの上部(上層部分)や、ゲート電極GEを構成するシリコン膜16の上部(上層部分)に、コバルトシリサイドまたはニッケルシリサイドなどからなる金属シリサイド層18を形成する。図20(A−A断面)および図21(B−B断面)には、金属シリサイド層18が形成された状態が示されている。金属シリサイド層18を形成するには、例えばニッケル(Ni)膜またはコバルト(Co)膜のような金属膜を半導体基板1に堆積して熱処理することによって、金属シリサイド層18を形成し、その後、未反応の金属膜を除去する。金属シリサイド層18を形成することにより、拡散抵抗やコンタクト抵抗などを低抵抗化することができるが、場合によっては、金属シリサイド層18の形成を省略することもできる。また、ゲート電極GE(を構成するシリコン膜16)上に金属シリサイド層18を形成した場合には、ゲート電極GE上に形成されている金属シリサイド層18を、ゲート電極GEの一部とみなすこともできる。
【0089】
次に、図22(A−A断面)および図23(B−B断面)に示されるように、半導体基板1の主面上に、素子分離領域13、ゲート電極GEおよびサイドウォールSW2を覆うように、絶縁膜(層間絶縁膜)21を形成する。絶縁膜21は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜21の形成後、絶縁膜21の表面(上面)を、例えばCMP法を使用して平坦化する。
【0090】
次に、絶縁膜21上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜21をドライエッチングすることにより、絶縁膜21にコンタクトホール(貫通孔、孔)CTを形成する。コンタクトホールCTは、n+型半導体領域SDや、ゲート電極GEの上部などに形成される。
【0091】
次に、コンタクトホールCT内に、タングステン(W)などからなる導電性のプラグ(接続用導体部)PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCTの内部(底部および側壁上)を含む絶縁膜21上に、バリア導体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCTを埋めるように形成し、絶縁膜21上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、プラグPGは、プラグPGを構成するバリア導体膜および主導体膜(タングステン膜)を一体化して示してある。プラグPGは、その底部でn+型半導体領域SDの表面上の金属シリサイド層18や、ゲート電極GE上の金属シリサイド層18などと接して、電気的に接続される。
【0092】
次に、図24(A−A断面)および図25(B−B断面)に示されるように、プラグPGが埋め込まれた絶縁膜21上に、絶縁膜22を形成する。絶縁膜22は、複数の絶縁膜の積層膜で形成することもできる。
【0093】
次に、シングルダマシン法により第1層目の配線である配線M1を形成する。具体的には、次のようにして配線M1を形成することができる。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜22の所定の領域に配線溝を形成した後、配線溝の底部および側壁上を含む絶縁膜22上にバリア導体膜(例えば窒化チタン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝の内部を埋め込む。それから、配線溝以外の領域の主導体膜(銅めっき膜およびシード層)とバリアメタル膜をCMP法により除去して、配線溝に埋め込まれ銅を主導電材料とする第1層目の配線M1を形成する。図面の簡略化のために、配線M1は、配線M1を構成するバリア導体膜、シード層および銅めっき膜を一体化して示してある。
【0094】
配線M1は、プラグPGを介してnチャネル型MISFETQnのソースまたはドレイン用のn+型半導体領域SDなどと電気的に接続されている。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【0095】
以上のようにして、本実施の形態の半導体装置が製造される。
【0096】
次に、本実施の形態の半導体装置の主要な特徴と効果について説明する。
【0097】
本実施の形態では、nチャネル型MISFETQnのゲート電極GEは、ゲート絶縁膜(ここでは界面層2およびHf含有絶縁膜5)上に位置する金属膜6を有しており、いわゆるメタルゲート電極(金属ゲート電極)である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、MISFET素子の小型化(ゲート絶縁膜の薄膜化)も可能になる。
【0098】
また、本実施の形態では、nチャネル型MISFETQnのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜5を用いている。すなわち、酸化シリコンより誘電率(比誘電率)の高い材料膜、いわゆるHigh−k膜(高誘電率膜)であるHf含有絶縁膜5を、nチャネル型MISFETQnのゲート絶縁膜に用いている。このため、nチャネル型MISFETQnのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Hf含有絶縁膜5の物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【0099】
また、本実施の形態では、nチャネル型MISFETQnのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜5に希土類元素を導入しているので、nチャネル型MISFETQnを低しきい値化することができる。ここで、MISFETのしきい値電圧の絶対値を低く(小さく)することを、「低しきい値化」と呼ぶものとする。また、Hfを主成分として含有するゲート絶縁膜(高誘電率ゲート絶縁膜)を、Hf系ゲート絶縁膜(Hf系高誘電率ゲート絶縁膜)と呼ぶものとする。
【0100】
nチャネル型MISFETのHf系の高誘電率ゲート絶縁膜に、低しきい値化用の元素として希土類元素を導入することで低しきい値化を図ることができるが、本発明者の検討によれば、Hf系の高誘電率ゲート絶縁膜に導入された希土類元素が、素子分離領域を構成する酸化シリコン膜中に拡散することで、Hf系の高誘電率ゲート絶縁膜中の希土類濃度が減少し、低しきい値化の効果が薄れる虞があることが分かった。このことについて、図26および図27の比較例の半導体装置を参照しながら説明する。
【0101】
図26および図27は、比較例の半導体装置の要部断面図である。図26は、比較例の半導体装置において、ゲート電極GE101をゲート長方向に横切る断面(上記A−A線に相当する位置での断面)が示され、図27は、比較例の半導体装置において、ゲート電極GE101をゲート幅方向に横切る断面(上記B−B線に相当する位置での断面)が示されている。
【0102】
図26および図27に示される比較例の半導体装置においては、半導体基板101に素子分離領域113が形成され、素子分離領域113で規定された半導体基板101の活性領域にp型ウエルPW101が形成されている。p型ウエルPW101上には、界面層102およびHf含有絶縁膜105を介して、ゲート電極GE101が形成されている。ゲート電極GE101は、金属膜106とその上のシリコン膜116との積層構造を有しており、いわゆるメタルゲート電極であり、nチャネル型MISFETQn101のゲート電極(メタルゲート電極)として機能する。ゲート電極GE101とp型ウエルPW101との間に介在する界面層102およびHf含有絶縁膜105は、nチャネル型MISFETQn101のゲート絶縁膜として機能する。界面層102、Hf含有絶縁膜105、金属膜106およびシリコン膜116は、それぞれ、上記界面層2、Hf含有絶縁膜5、金属膜6およびシリコン膜16と同様の材料膜であるため、ここではその繰り返しの説明は省略する。ゲート電極GE101の側壁上には、上記サイドウォールSW2に相当するサイドウォールSW102が形成され、p型ウエルPWには、nチャネル型MISFETQn101のソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SD101およびn−型半導体領域EX101により形成されている。
【0103】
図26および図27に示される比較例の半導体装置においては、半導体基板101に素子分離領域113が形成されているが、この素子分離領域113は、STI(Shallow Trench Isolation)法により形成されており、半導体基板101に溝(素子分離溝)111を形成してこの溝111に酸化シリコン膜を埋め込むことで形成されている。本実施の形態とは異なり、図26および図27に示される比較例の半導体装置では、素子分離領域113の上面の高さは、半導体基板101の主面(表面)とほぼ同じ高さであり、上記側壁絶縁膜SW1に相当するものは形成されていない。
【0104】
ゲート電極は、一部が素子分離領域上にも延在していることが一般的である。これは、ゲート電極上にコンタクトホールを形成して、このコンタクトホールに埋め込んだプラグとゲート電極とを接続する場合、素子分離領域上に位置する部分のゲート電極上にコンタクトホール(およびそれを埋めるプラグ)を配置するためである。また、一本のゲート電極が複数のMISFETのゲート電極を兼ねる場合には、MISFET間の素子分離領域上をゲート電極が延在する必要がある。このため、図26および図27に示される比較例の半導体装置においても、ゲート電極GE101は、図27からも分かるように、一部が素子分離領域113上に延在している。
【0105】
界面層102は、熱酸化で形成したため、活性領域の半導体基板101の表面に形成される。Hf含有絶縁膜105は、上記Hf含有絶縁膜5と同様の手法により形成されており、具体的には、半導体基板1の主面上にHf含有膜(例えばHfSiON膜、HfSiO膜、HfON膜またはHfO膜)と希土類含有膜(例えば酸化ランタン膜)とを下から順に形成してから、これらを熱処理で反応させることで形成している。このHf含有膜と希土類含有膜とは、半導体基板101の活性領域上だけでなく、素子分離領域113上にも形成されるため、Hf含有絶縁膜105は、素子分離領域113上にも形成されることになる。このため、Hf含有絶縁膜105形成後に、ゲート電極GE101を、ゲート電極GE101の一部が素子分離領域113上にも延在するように形成すると、図27に示されるように、ゲート電極GE101と素子分離領域113との間にもHf含有絶縁膜105が介在した状態となる。
【0106】
図26および図27に示される比較例の半導体装置においては、nチャネル型MISFETQn101のHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜105に、低しきい値化用の元素として希土類元素が導入されているため、希土類元素が導入されていない場合に比べて、nチャネル型MISFETQn101を低しきい値化することができる。しかしながら、Hf含有絶縁膜105に導入された希土類元素は、素子分離領域113を構成する酸化シリコン膜中に拡散しやすい性質を有している。これは、希土類元素が導入されたHf系ゲート絶縁膜が酸化シリコン膜に接していると、Hf系ゲート絶縁膜に導入されている希土類元素が酸化シリコン膜側に拡散しやすいことに加えて、素子分離領域を構成する酸化シリコン膜は、体積が大きいため、希土類元素を吸収する許容量が大きく、Hf系ゲート絶縁膜に導入されている希土類元素が、素子分離領域に多量に拡散してしまうためである。Hf含有絶縁膜105に導入された希土類元素が素子分離領域113に拡散する現象は、ソース・ドレイン領域形成後の活性化アニール(導入した不純物の活性化のための熱処理)の際に、特に生じやすい。
【0107】
このため、図26および図27に示される比較例の半導体装置においては、素子分離領域113上に位置する部分とその近傍のHf含有絶縁膜105は、希土類元素が素子分離領域113に拡散したことで、希土類濃度が低下してしまう。このため、p型ウエルPW101上に位置するHf含有絶縁膜105は、全体がnチャネル型MISFETQn101のゲート絶縁膜として機能するが、素子分離領域113に隣接する領域RG(図27に示されている)において、希土類濃度が低下してしまう。
【0108】
素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下すると、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果が薄れ、nチャネル型MISFETQn101のしきい値電圧の絶対値が大きくなってしまう虞がある。
【0109】
それに対して、本実施の形態の半導体装置においては、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が形成されている。そして、この側壁絶縁膜SW1は窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1が介在している。
【0110】
本実施の形態の半導体装置では、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1が介在している。側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5が側壁絶縁膜SW1に隣接していたとしても、Hf含有絶縁膜5から側壁絶縁膜SW1へは、希土類元素は拡散しにくい。
【0111】
これは、希土類元素が導入されたHf系ゲート絶縁膜が酸化シリコン膜に接していると、Hf系ゲート絶縁膜に導入されている希土類元素が酸化シリコン膜側に拡散しやすいのに比べて、希土類元素が導入されたHf系ゲート絶縁膜が窒化シリコン膜または酸窒化シリコン膜に接していても、Hf系ゲート絶縁膜に導入されている希土類元素は窒化シリコン膜または酸窒化シリコン膜側に拡散しにくいためである。
【0112】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1を形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1を介在させることで、側壁絶縁膜SW1を希土類元素(低しきい値化用の元素)の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0113】
また、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるが、窒化シリコンで構成されていればより好ましく、これは、希土類元素が導入されたHf系ゲート絶縁膜が窒化シリコン膜に接している場合と酸窒化シリコン膜に接している場合とを比べると、窒化シリコン膜の方がHf系ゲート絶縁膜に導入されている希土類元素が拡散しにくいためである。
【0114】
図28は、nチャネル型MISFETのしきい値電圧のチャネル幅に対する依存性を示すグラフである。図28のグラフの縦軸は、nチャネル型MISFETのしきい値電圧に対応し、任意単位(arbitrary unit)で示されており、図28のグラフの横軸は、nチャネル型MISFETのチャネル幅に対応し、任意単位(arbitrary unit)で示されている。図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されていない場合を、図28のグラフで「比較例1」として一点鎖線で示し、図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されている場合を、図28のグラフで「比較例2」として点線で示してある。また、本実施の形態の半導体装置の構造の場合(Hf含有絶縁膜5に希土類元素が導入されている)を、図28のグラフで「本実施の形態」として実線で示してある。
【0115】
図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されていない場合は、図28のグラフにおいて一点鎖線で示されるように、しきい値電圧が高くなる。それに対して、nチャネル型MISFETのHf系の高誘電率ゲート絶縁膜(Hf含有絶縁膜5,105)に希土類元素を導入することで、図28のグラフの点線(比較例1)および実線(本実施の形態)で示されるように、nチャネル型MISFETのしきい値電圧の絶対値を低くすることができる。しかしながら、比較例2(図26および図27の比較例の半導体装置の構造)の場合には、チャネル幅がある程度大きいときには、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果を得られるが、チャネル幅が小さくなるにしたがって、低しきい値化の効果は小さくなっていき、比較例1(Hf含有絶縁膜105に希土類元素を導入していない場合)のしきい値電圧に近づいていく。これは、図26および図27の比較例の半導体装置の構造の場合は、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下するため、チャネル幅が小さくなるほど、ゲート絶縁膜と機能する部分のHf含有絶縁膜105のうち、希土類濃度が低下した部分が占める割合が大きくなるためと考えられる。
【0116】
すなわち、チャネル幅が十分に大きい場合は、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜105全体から見ると、希土類濃度の低下はわずかであるため、その影響は小さく、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果を十分に得ることができる。しかしながら、チャネル幅が小さくなってくると、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下したことによる影響が、ゲート絶縁膜として機能する部分のHf含有絶縁膜105全体から見て相対的に大きくなってくるため、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果が低下し、比較例1のしきい値電圧に近づいていく。このため、図26および図27の比較例の半導体装置の構造では、しきい値電圧のチャネル幅依存性が大きくなってしまう。
【0117】
それに対して、本実施の形態では、上述のように、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。このため、図28のグラフの実線で示されるように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、本実施の形態では、しきい値電圧のチャネル幅依存性を小さくすることができる。本実施の形態は、MISFETのチャネル幅が1μm以下の場合に適用すれば特に有効であり、これは、以下の実施の形態2〜4においても同様である。
【0118】
また、nチャネル型MISFETを低しきい値化するには、nチャネル型MISFET用のHf系ゲート絶縁膜に希土類元素(特にランタン)を導入することが非常に有効であるが、希土類元素以外でも、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素であれば、nチャネル型MISFET用のHf系ゲート絶縁膜に導入することで、nチャネル型MISFETの低しきい値化を図ることができる。このため、本実施の形態において、希土類含有膜4の代わりに、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を主成分として含有する材料膜を用いることができ、この場合には、形成されたHf含有絶縁膜5は、低しきい値化用の元素として、希土類元素の代わりに、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を含有したものとなる。このため、本実施の形態は、希土類含有膜4の代わりに1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を主成分として含有する材料膜を用いた場合、すなわちHf含有絶縁膜5が、低しきい値化用の元素として、希土類元素の代わりに1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を含有する場合にも有効であり、これは、以下の実施の形態2〜4でも同様である。但し、nチャネル型MISFETをより的確に低しきい値化するためには、Hf含有絶縁膜5に導入された低しきい値化用の元素は、希土類元素またはMg(マグネシウム)が好ましく、Mg(マグネシウム)よりも希土類元素がより好ましく、希土類元素の中でもLa(ランタン)が特に好ましい。
【0119】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図29〜図32は、本実施の形態の変形例の半導体装置の製造工程中の要部断面図であり、pチャネル型MISFETを形成する場合が示されている。図29は上記図2に対応し、図30は上記図3に対応し、図31は上記図24に対応し、図32は上記図25に対応している。
【0120】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0121】
図29に示されるように、上記p型ウエルPWの代わりにn型ウエルNWを形成するが、n型ウエルNWは、p型ウエルPWと導電型が逆(反対)であること以外は、形成法や構成はp型ウエルPWと同様である。
【0122】
また、図29に示されるように、Hf含有膜3上に、上記希土類含有膜4の代わりに材料膜4aを形成する。材料膜4aは、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)のうちの少なくとも一種を含有する材料膜である。材料膜4aとしては、安定性の観点から酸化膜(酸化アルミニウム膜、酸化チタン膜または酸化タンタル膜)が好ましいが、それ以外にも酸窒化膜(酸窒化アルミニウム膜、酸窒化チタン膜または酸窒化タンタル膜)または金属の単体膜(アルミニウム膜、チタン膜またはタンタル膜)とすることもできる。材料膜4aは、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.5nm程度とすることができる。
【0123】
上記希土類含有膜4の代わりに材料膜4aを形成した後、上記熱処理(Hf含有膜3と上記希土類含有膜4とを反応させる熱処理)と同様の熱処理を行うが、この熱処理により、Hf含有膜3と材料膜4aとが反応(混合、ミキシング、相互拡散)して、図30に示されるように、Hf含有膜3と材料膜4aとの反応層(混合層、ミキシング層)であるHf含有絶縁膜5aが形成される。すなわち、上記Hf含有絶縁膜5の代わりにHf含有絶縁膜5aが形成される。
【0124】
図30のHf含有絶縁膜5aと上記図3のHf含有絶縁膜5との相違点は、上記図3のHf含有絶縁膜5が、低しきい値化用の元素として希土類元素を含有していたのに対して、図30のHf含有絶縁膜5aは、低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していることである。希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していること以外については、図30のHf含有絶縁膜5aは上記図3のHf含有絶縁膜5と同様の構成を有しているので、ここではその繰り返しの説明は省略する。Hf含有絶縁膜5と同様、Hf含有絶縁膜5aも、酸化シリコンよりも誘電率が高く、いわゆるHigh−k膜(高誘電率膜)である。
【0125】
その後、n−型半導体領域EXの代わりにp−型半導体領域EXaを形成し、n+型半導体領域SDの代わりにp+型半導体領域SDaを形成するが、p−型半導体領域EXaは、n−型半導体領域EXと導電型が逆であること以外は、形成法や構成はn−型半導体領域EXと同様であり、p+型半導体領域SDaは、n+型半導体領域SDと導電型が逆であること以外は、形成法や構成はn+型半導体領域SDと同様である。
【0126】
このようにして、上記図24(A−A断面)および図25(B−B断面)にそれぞれ対応する図31(A−A断面)および図32(B−B断面)の構造が得られる。
【0127】
上記図24および図25の半導体装置に対する図31および図32の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、それぞれn型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素(希土類元素)をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図31および図32の半導体装置の他の構成は、上記図24および図25の半導体装置とほぼ同様である。
【0128】
なお、ゲート絶縁膜として機能する部分のHf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5であり、チャネル(nチャネル型MISFETQnのチャネル領域)上に位置する部分のHf含有絶縁膜5でもある。また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aは、ゲート電極GEと半導体基板1の活性領域14(n型ウエルNW)との間に位置する部分のHf含有絶縁膜5aであり、チャネル(pチャネル型MISFETQpのチャネル領域)上に位置する部分のHf含有絶縁膜5aでもある。このことは、以下の実施の形態2〜4でも同様である。
【0129】
nチャネル型MISFETQnが形成された上記図24および図25の半導体装置の場合、Hf含有絶縁膜5から素子分離領域13への拡散が側壁絶縁膜SW1によって防止される、Hf含有絶縁膜5が含有する低しきい値化用の元素は、希土類元素であった。一方、pチャネル型MISFETQpが形成された上記図31および図32の半導体装置の場合、Hf含有絶縁膜5aから素子分離領域13への拡散が側壁絶縁膜SW1によって防止される、Hf含有絶縁膜5aが含有する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)である。
【0130】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。従って、半導体装置の性能を向上させることができる。
【0131】
pチャネル型MISFETを低しきい値化する(すなわちしきい値電圧の絶対値を小さくする)には、pチャネル型MISFET用のHf系ゲート絶縁膜にAl(アルミニウム)、Ti(チタン)またはTa(タンタル)の少なくとも1種を導入することが有効である。但し、nチャネル型MISFETをより的確に低しきい値化するためには、Hf含有絶縁膜5aに導入する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)のうちでも、Al(アルミニウム)が特に好ましく、これは、以下の実施の形態2〜4でも同様である。
【0132】
上述のように、nチャネル型MISFET用のHf系ゲート絶縁膜(Hf含有絶縁膜5)が含有する低しきい値化用の元素は、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素であり、希土類元素またはMg(マグネシウム)が好ましく、希土類元素がより好ましく、La(ランタン)が特に好ましい。また、pチャネル型MISFET用のHf系ゲート絶縁膜(Hf含有絶縁膜5a)が含有する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)であり、Al(アルミニウム)が特に好ましい。これらの低しきい値化用の元素をHf系ゲート絶縁膜に導入した場合、上記図26および図27に示される比較例の半導体装置の構造であれば、Hf系ゲート絶縁膜に導入した低しきい値化用の元素が素子分離領域113に拡散する課題が生じ得る。このため、これらの低しきい値化用の元素をHf系ゲート絶縁膜(Hf含有絶縁膜5またはHf含有絶縁膜5a)に導入する場合には、本実施の形態および以下の実施の形態2〜4のような半導体装置の構造や製造工程を適用することで、Hf系ゲート絶縁膜に導入した低しきい値化用の元素が素子分離領域に拡散することに起因した課題を解決することができる。
【0133】
また、半導体基板1上にnチャネル型MISFETとpチャネル型MISFETの両方を形成した半導体装置、すなわち、CMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置に本実施の形態および以下の実施の形態2〜4を適用することもできる。
【0134】
また、側壁絶縁膜SW1の厚み(幅)T1は、5nm以上(すなわちT1≧5nm)が好ましい。ここで、側壁絶縁膜SW1の厚みT1は、図7、図24および図25にも示されており、半導体基板1の主面に平行な方向の厚みに対応している。側壁絶縁膜SW1の厚みT1は、絶縁膜9の堆積膜厚によって制御することができる。側壁絶縁膜SW1の厚みT1を5nm以上とすることで、Hf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを、側壁絶縁膜SW1によって的確に防止できるようになる。また、側壁絶縁膜SW1の厚みT1を大きくしすぎると、半導体装置の小型化(小面積化)に不利となるため、側壁絶縁膜SW1の厚みT1を5〜10nmとすれば(すなわち10nm≧T1≧5nmとすれば)より好ましく、これにより、低しきい値化用の元素が素子分離領域13に拡散するのを側壁絶縁膜SW1によって防止する効果を的確に得た上で、半導体装置の小型化(小面積化)を図ることもできる。このことは、後述の実施の形態2の側壁絶縁膜SW1の厚みや後述の実施の形態3の側壁絶縁膜SW1aの厚みについても同様である。
【0135】
また、本実施の形態の製造工程は、先に界面層2、Hf含有膜3および希土類含有膜4を形成することでHf含有絶縁膜5を形成してから、積層パターン8などを形成している。このため、清浄なゲート絶縁膜(Hf含有絶縁膜5)を形成しやすいという利点もある。
【0136】
(実施の形態2)
本実施の形態2の半導体装置の製造工程を図面を参照して説明する。図33〜図47は、本実施の形態の半導体装置の製造工程中の要部断面図または要部平面図である。図33〜図47のうち、図33〜図42および図44〜図47は要部断面図であり、図43は要部平面図である。なお、上記実施の形態1と同様、本実施の形態でも、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0137】
まず、図33に示されるように、上記実施の形態1と同様に、半導体基板1のnチャネル型MISFETを形成する領域にp型ウエルPWを形成する。
【0138】
次に、半導体基板1の表面上(すなわちp型ウエルPWの表面上)に、絶縁膜31および絶縁膜32を、下から順に形成する。絶縁膜31は、好ましくは酸化シリコン膜からなり、熱酸化法などにより形成することができる。絶縁膜32は、好ましくは窒化シリコン膜からなり、上記実施の形態1の絶縁膜7と同様の手法により、形成することができる。絶縁膜32は、絶縁膜31よりも厚く、絶縁膜31の膜厚(形成膜厚)は、例えば2〜10nm程度とすることができ、絶縁膜32の膜厚(形成膜厚)は、例えば30〜100nm程度とすることができる。絶縁膜31は、その形成を省略することもでき、その場合には、半導体基板1の表面上に絶縁膜32が形成される。
【0139】
絶縁膜32は、窒化シリコン膜が好ましいが、他の材料膜とすることもできる。但し、後述の図39の工程で素子分離領域13および側壁絶縁膜SW1のエッチングを抑制しながら絶縁膜32を選択的に除去できるように、絶縁膜32を選択する必要がある。
【0140】
次に、図34に示されるように、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜32,31をパターニングする。
【0141】
この際、絶縁膜32上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて絶縁膜32および絶縁膜31をエッチングし、その後、このフォトレジストパターンを除去すればよい。あるいは、絶縁膜32上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて絶縁膜32をエッチングしてから、このフォトレジストパターンを除去した後、残存する絶縁膜32をエッチングマスク(ハードマスク)として用いて絶縁膜31をエッチングすることもできる。
【0142】
絶縁膜32,31をパターニングしたことにより、絶縁膜31および絶縁膜32が下から順に積層された積層パターン(積層膜パターン、材料膜パターン)8bが形成される。積層パターン8bを形成した領域は、後述の活性領域14となるため、活性領域14とすべき領域に、積層パターン8bを形成しておく。絶縁膜31の形成を省略した場合には、積層パターン8bは、絶縁膜32の単体膜により形成される。積層パターン8bは、半導体基板1上に形成した材料膜(ここでは絶縁膜31,32の積層膜または絶縁膜32の単体膜)をパターニングすることで形成されているので、材料膜パターンとみなすことができる。
【0143】
次に、図35に示されるように、積層パターン8bの側壁上に側壁絶縁膜SW1を形成する。側壁絶縁膜SW1の形成法は、上記実施の形態1と同様である。上記実施の形態1と相違しているのは、上記実施の形態1では、界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7からなる積層パターン8の側壁上に側壁絶縁膜SW1が形成されていたのに対して、本実施の形態では、絶縁膜膜31および絶縁膜32からなる積層パターン8bの側壁上に側壁絶縁膜SW1が形成されていることである。側壁絶縁膜SW1は、積層パターン8bの側壁上に、サイドウォールスペーサ状に形成される。側壁絶縁膜SW1は、上記実施の形態1と同様に、窒化シリコンまたは酸窒化シリコンからなり、より好ましくは窒化シリコンからなる。
【0144】
側壁絶縁膜SW1用の窒化シリコン膜は、熱CVD法またはプラズマCVD法で形成することができるが、成膜温度や成膜時の圧力などを調整することにより、絶縁膜32に比べて、ウェットエッチング耐性が高い膜とする。
【0145】
次に、図36に示されるように、積層パターン8b(の絶縁膜膜32)と側壁絶縁膜SW1とをエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。この溝11は、側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に整合して形成される。
【0146】
次に、上記実施の形態1と同様にして、素子分離領域13を形成する。
【0147】
素子分離領域13の形成法は、上記実施の形態1と同様である。すなわち、まず、図37に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8bおよび側壁絶縁膜SW1を覆うように形成される。それから、図38に示されるように、CMPにより、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8bの最上層の絶縁膜32の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図38にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8bの上面(すなわち絶縁膜32の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8b(の絶縁膜32)が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。
【0148】
素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に接した状態となる。側壁絶縁膜SW1は、積層パターン8bと素子分離領域13とに挟まれた状態になっている。
【0149】
側壁絶縁膜SW1は、積層パターン8bの側壁に形成したが、素子分離領域13が側壁絶縁膜SW1に接する(隣接する)ように形成されるため、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に側壁絶縁膜SW1が形成されている状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8bとその側壁上の側壁絶縁膜SW1とを形成した領域に対応している。
【0150】
次に、積層パターン8bの絶縁膜32をウェットエッチングによって選択的に除去する。この際、絶縁膜32を、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および積層パターン8bの絶縁膜31に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および絶縁膜31の各エッチング速度よりも、絶縁膜32のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜32をウェットエッチングする。これにより、絶縁膜32を選択的に除去し、側壁絶縁膜SW1および素子分離領域13を残すことができる。
【0151】
絶縁膜32と側壁絶縁膜SW1とをいずれも窒化シリコンにより形成した場合には、上述のように、側壁絶縁膜SW1形成用の窒化シリコン膜(上記絶縁膜9に対応)の成膜条件と、絶縁膜32(窒化シリコン膜)の成膜条件とを制御することにより、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜32を選択的にエッチングすることが可能になる。例えば、成膜温度などの成膜条件を調整することで、絶縁膜32(窒化シリコン膜)よりも側壁絶縁膜SW1形成用の窒化シリコン膜(上記絶縁膜9に対応)をより緻密な膜とし、それによって、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜32を選択的にエッチングすることが可能になる。
【0152】
次に、絶縁膜32を除去したことによって露出した絶縁膜31を、ウェットエッチングによって選択的に除去する。この際、絶縁膜31を、側壁絶縁膜SW1に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1のエッチング速度よりも、絶縁膜31のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜31をウェットエッチングする。図39には、絶縁膜32および絶縁膜31を除去した状態(すなわち積層パターン8bを除去した状態)が示されている。
【0153】
絶縁膜31を酸化シリコン膜で形成した場合には、絶縁膜31をエッチングする際に、素子分離領域13が若干エッチングされる場合もある。しかしながら、絶縁膜31の形成厚みは絶縁膜32の形成厚みよりも薄かったため、絶縁膜32のエッチング工程に比べて、絶縁膜31のエッチング工程は、エッチング対象膜のエッチング量(エッチング厚み)が少なくて済む。このため、絶縁膜31のエッチング工程(除去工程)において、素子分離領域13のエッチング量を抑制することができる。このため、素子分離領域13の上部が半導体基板1から突出し、半導体基板から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が配置されている状態は維持される。
【0154】
また、他の形態として、素子分離領域13形成後の絶縁膜32のエッチング工程を、ドライエッチングによって行うこともでき、また、素子分離領域13形成後でかつ絶縁膜32除去後の絶縁膜31のエッチング工程を、ドライエッチングによって行うこともできる。但し、これらのエッチング工程(絶縁膜32のエッチング工程および絶縁膜31のエッチング工程)をウェットエッチングによって行えば、エッチング選択比を高くしやすいので、より好ましい。
【0155】
絶縁膜32,31を除去したこと(すなわち積層パターン8bを除去したこと)により、図39に示されるように、凹部(窪み部)15aが形成される。この凹部15aは、積層パターン8bを除去するまで積層パターン8bが存在していた空間である。凹部15aの底面は半導体基板1(p型ウエルPW)の表面で形成され、凹部15aの側面は、側壁絶縁膜SW1の側面(積層パターン8bを除去するまでその積層パターン8bに接していた側面)により形成される。
【0156】
次に、図40に示されるように、半導体基板1の表面(すなわち活性領域14のp型ウエルPWの表面)上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層2を形成する。界面層2の形成法は、上記実施の形態1と同様である。但し、上記実施の形態1では、素子分離領域13および側壁絶縁膜SW1の形成前に界面層2を形成するため、界面層2形成時には、上記図2のように、半導体基板1の主面全体に界面層2を形成していた。それに対して、本実施の形態では、素子分離領域13および側壁絶縁膜SW1の形成後に界面層2を形成するため、界面層2は、凹部15aの底面で露出する半導体基板1(ここではp型ウエルPW)の表面に形成され、素子分離領域13上および側壁絶縁膜SW1上には形成されない。
【0157】
次に、半導体基板1の主面上にHf含有膜3を形成する。Hf含有膜3の構成および形成法は、上記実施の形態1と同様である。Hf含有膜3は、半導体基板1の主面全体に形成されるため、界面層2が形成されている領域(すなわち凹部15aの底面)では、その界面層2上にHf含有膜3が形成され、界面層2が形成されていない素子分離領域13および側壁絶縁膜SW1では、素子分離領域13および側壁絶縁膜SW1上にHf含有膜3が形成される。
【0158】
次に、半導体基板1の主面上に、すなわちHf含有膜3上に、Hf含有膜3に接するように、希土類含有膜4を形成する。希土類含有膜4の構成および形成法は、上記実施の形態1と同様である。
【0159】
これにより、凹部15aの底面(活性領域14)では、半導体基板1(p型ウエルPW)上に界面層2、Hf含有膜3および希土類含有膜4が下から順に積層された状態となり、素子分離領域13および側壁絶縁膜SW1上では、Hf含有膜3および希土類含有膜4が下から順に積層された状態となる。
【0160】
次に、半導体基板1に対して熱処理を施す。この熱処理工程は、上記実施の形態1で希土類含有膜4形成後に行う熱処理(すなわちHf含有絶縁膜5を形成するための熱処理)と同様に行うことができる。
【0161】
この熱処理により、Hf含有膜3と希土類含有膜4とが反応(混合、ミキシング、相互拡散)して、図41に示されるように、Hf含有膜3と希土類含有膜4との反応層(混合層、ミキシング層)であるHf含有絶縁膜5が形成される。すなわち、希土類含有膜4の希土類元素がHf含有膜3に導入されて、Hf含有膜3が、Hf含有絶縁膜5となる。
【0162】
上記実施の形態1においては、Hf含有絶縁膜5を形成した後に、このHf含有絶縁膜5などをパターニングして積層パターン8を形成してから、積層パターン8で覆われていない領域に、側壁絶縁膜SW1および素子分離領域13を形成していた。このため、上記実施の形態1においては、素子分離領域13上および側壁絶縁膜SW1上には、Hf含有絶縁膜5は形成されない。一方、本実施の形態においては、側壁絶縁膜SW1および素子分離領域13を形成した後に、Hf含有膜3および希土類含有膜4を形成してこれらを反応させることでHf含有絶縁膜5を形成する。このため、本実施の形態においては、図41に示されるように、Hf含有絶縁膜5は、凹部15aの底面(活性層14)の半導体基板1(p型ウエルPW)上に形成される(界面層2を形成した場合は界面層2を介して形成される)だけでなく、素子分離領域13上および側壁絶縁膜SW1上にも、Hf含有絶縁膜5が形成される。すなわち、素子分離領域13で囲まれ、かつ側壁絶縁膜SW1で覆われていない領域(活性領域14)の半導体基板1(p型ウエルPW)上に、Hf含有絶縁膜5が形成され、このHf含有絶縁膜5は、側壁絶縁膜SW1上および素子分離領域13上にも形成される。
【0163】
Hf含有膜3を形成する前に界面層2を形成した場合には、Hf含有絶縁膜5を形成するための熱処理時には、Hf含有膜3と下部の界面層2との反応を抑制して、界面層2としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、凹部15aの底面(活性領域14)において、Hf含有絶縁膜5と半導体基板1(p型ウエルPW)との間に界面層2としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。但し、希土類含有膜4からの希土類が界面層2に多少導入される場合もある。
【0164】
Hf含有絶縁膜5の組成については、上記実施の形態1と基本的には同じであるので、ここではその繰り返しの説明は省略する。
【0165】
次に、図42に示されるように、半導体基板1の主面上に、すなわちHf含有絶縁膜5上に、メタルゲート(金属ゲート電極)用の金属膜6を形成する。金属膜6の構成および形成法は、上記実施の形態1と同様である。
【0166】
次に、半導体基板1の主面上に、すなわち金属膜6上に、シリコン膜16を形成する。シリコン膜16の構成および形成法は、上記実施の形態1と同様である。この段階で、図42に示されるように、凹部15aの底面(活性領域14)においては、半導体基板1(p型ウエルPW)上に、界面層2、Hf含有絶縁膜5、金属膜6およびシリコン膜16が下から順に積層され、素子分離領域13上および側壁絶縁膜SW1上においては、Hf含有絶縁膜5、金属膜6およびシリコン膜16が下から順に積層された状態となっている。
【0167】
金属膜6の厚みを厚くすることでシリコン膜16の形成工程を省略する(この場合ゲート電極GEはシリコン膜16無しの金属膜6で形成されることになる)ことも可能であるが、金属膜6上にシリコン膜16を形成する(すなわちゲート電極GEを金属膜6とその上のシリコン膜16との積層膜で形成する)方が、より好ましい。その理由は、金属膜6の厚みが厚すぎると、金属膜6が剥離しやすくなる問題や、あるいは金属膜6をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜6とシリコン膜16との積層膜でゲート電極を形成することで、金属膜6のみでゲート電極を形成する場合に比べて金属膜6の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜6上にシリコン膜16を形成した場合、これまでのポリシリコンゲート電極(ポリシリコンからなるゲート電極)の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【0168】
次に、シリコン膜16および金属膜6の積層膜をパターニングすることにより、図43および図44に示されるように、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEを形成する。このパターニング工程(ゲート電極GE形成工程)は、例えば、フォトリソグラフィ技術を用いてフォトレジストパターン(図示せず)をシリコン膜16上に形成してから、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜16および金属膜6の積層膜をエッチング(好ましくはドライエッチング)してパターニングすることにより、行うことができる。その後、このフォトレジストパターンは除去される。
【0169】
なお、図43は、ゲート電極GEを形成した段階の半導体装置の要部平面図である。図44および図45は、ゲート電極GEを形成した段階の半導体装置の要部断面図であるが、図43のA−A線の断面図が図44に対応し、図43のB−B線の断面図が図45に対応する。従って、図43、図44および図45は、上記実施の形態1の図13、図14および図15にそれぞれ対応するものである。後述の図46はA−A線の断面図に対応し、後述の図47はB−B線の断面図に対応しており、図46と図47とは同じ工程段階に対応する。また、図33〜図42の各工程段階では、A−A線の断面とB−B線の断面とは同じ断面構造となるため、図33〜図42は、A−A線での断面図とB−B線での断面図とで共通である。
【0170】
シリコン膜16および金属膜6をパターニングするドライエッチング工程(すなわちゲート電極GEを形成するためのドライエッチング工程)の後に、ゲート電極GEで覆われない部分のHf含有絶縁膜5を除去するためのウェットエッチング行うことが、より好ましい。ゲート電極GEの下部に位置するHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングするためのドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極GEで覆われない部分のHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【0171】
ゲート電極GEは、ゲート電極GEの一部が素子分離領域13上に延在するように形成される。すなわち、ゲート電極GEは、活性領域14上から側壁絶縁膜SW1上および素子分離領域13上にかけて延在するように形成される。
【0172】
ゲート電極GEは、金属膜6と金属膜6上のシリコン膜16との積層構造を有しているため、いわゆるメタルゲート電極(金属ゲート電極)とみなすことができる。
【0173】
本実施の形態では、ゲート電極GEは、活性領域14(p型ウエルPW)上に位置する部分だけでなく、素子分離領域13上および側壁絶縁膜SW1に位置する部分も、金属膜6と金属膜6上のシリコン膜16との積層構造を有している。すなわち、ゲート電極GE全体が、金属膜6と金属膜6上のシリコン膜16との積層構造となっている。
【0174】
活性領域14においては、半導体基板1(p型ウエルPW)とゲート電極GEとの間には、界面層2およびHf含有絶縁膜5が介在しており、これ(界面層2およびHf含有絶縁膜5)がMISFETのゲート絶縁膜として機能する。すなわち、活性領域14のp型ウエルPWの表面上に、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEが、ゲート絶縁膜としてのHf含有絶縁膜5を介して形成された状態となる(界面層2を形成した場合はその界面層2も介在する)。Hf含有絶縁膜5は、酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0175】
ゲート電極GEは、一部が素子分離領域13上および側壁絶縁膜SW1上にも延在しており、ゲート電極GEと半導体基板1(p型ウエルPW)との間、ゲート電極GEと素子分離領域13との間、およびゲート電極GEと側壁絶縁膜SW1との間には、Hf含有絶縁膜5が介在している。また、ゲート電極GEと半導体基板1(p型ウエルPW)との間には界面層2も介在しているが、ゲート電極GEと素子分離領域13との間およびゲート電極GEと側壁絶縁膜SW1との間には、界面層2は介在していない。
【0176】
以降の工程は、上記実施の形態1とほぼ同様である。
【0177】
すなわち、図46および図47に示されるように、活性領域14(p型ウエルPW)におけるゲート電極GEの両側の領域(ゲート電極GEで覆われていない領域)に、上記実施の形態1と同様に、n−型半導体領域EXを形成する。それから、ゲート電極GEの側壁上に、上記実施の形態1と同様に、サイドウォールSW2を形成してから、活性領域14(p型ウエルPW)に、上記実施の形態1と同様に、n+型半導体領域SDを形成し、その後、導入した不純物の活性化のための熱処理を上記実施の形態1と同様に行う。n−型半導体領域EX、サイドウォールSW2およびn+型半導体領域SDの構成、形成法および形成位置については、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0178】
このようにして、活性領域14に、電界効果トランジスタとしてnチャネル型MISFETQnが形成される。
【0179】
ゲート電極GEがnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GEの下のHf含有絶縁膜5(およびその下の界面層2)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SDおよびn−型半導体領域EXにより形成される。
【0180】
次に、図46および図47に示されるように、上記実施の形態1と同様に、サリサイドプロセスにより、ソース・ドレインを構成するn+型半導体領域SDの上部(上層部分)や、ゲート電極GEを構成するシリコン膜16の上部(上層部分)に金属シリサイド層18を形成する。それから、上記実施の形態1と同様に、半導体基板1の主面上に、素子分離領域13、ゲート電極GEおよびサイドウォールSW2を覆うように、絶縁膜21を形成し、絶縁膜21にコンタクトホールCTを形成し、コンタクトホールCT内に導電性のプラグPGを形成する。それから、上記実施の形態1と同様に、プラグPGが埋め込まれた絶縁膜21上に絶縁膜22を形成し、絶縁膜22にダマシン法で配線M1を形成する。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。
【0181】
以上のようにして、本実施の形態の半導体装置が製造される。
【0182】
本実施の形態の半導体装置(図46および図47の半導体装置)が上記実施の形態1の半導体装置(上記図24および図25の半導体装置)と相違しているのは、次の点である。
【0183】
すなわち、上記実施の形態1の半導体装置では、側壁絶縁膜SW1上および素子分離領域13上にはHf含有絶縁膜5が形成されていなかったが、本実施の形態の半導体装置では、側壁絶縁膜SW1上および素子分離領域13上にもHf含有絶縁膜5が形成されている。換言すれば、上記実施の形態1の半導体装置では、Hf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されているが、ゲート電極GEと側壁絶縁膜SW1との間およびゲート電極GEと素子分離領域13との間には形成されていない。一方、本実施の形態の半導体装置では、Hf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間、ゲート電極GEと側壁絶縁膜SW1との間、およびゲート電極GEと素子分離領域13との間に形成されている。また、上記実施の形態1の半導体装置では、ゲート電極GEのうち、半導体基板1の活性領域14(p型ウエルPW)上にゲート絶縁膜(Hf含有絶縁膜5および界面層2)を介して形成された部分は、金属膜6と金属膜6上のシリコン膜16との積層構造を有し、ゲート電極GEのうち、素子分離領域13上に位置する部分は、金属膜6を有さず、シリコン膜16で構成されている。一方、本実施の形態の半導体装置では、ゲート電極GEは、全体が、金属膜6と金属膜6上のシリコン膜16との積層構造を有している。本実施の形態の半導体装置の他の構成は、上記実施の形態1の半導体装置とほぼ同様である。
【0184】
本実施の形態においても、上記実施の形態1とほぼ同様の効果を得ることができる。
【0185】
すなわち、上記実施の形態1と同様、本実施の形態の半導体装置においても、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が形成されている。そして、この側壁絶縁膜SW1は窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1が介在している。
【0186】
本実施の形態の半導体装置においても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1が介在している。Hf含有絶縁膜5が側壁絶縁膜SW1に隣接している(すなわち側壁絶縁膜SW1上にもHf含有絶縁膜5が形成されている)が、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5から側壁絶縁膜SW1へは、希土類元素は拡散しにくい。
【0187】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1を形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1を介在させることで、側壁絶縁膜SW1を希土類元素の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。また、上記実施の形態1の上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができるため、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0188】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図48〜図51は、本実施の形態の変形例の半導体装置の製造工程中の要部断面図であり、pチャネル型MISFETを形成する場合が示されている。図48は上記図40に対応し、図49は上記図41に対応し、図50は上記図46に対応し、図51は上記図47に対応している。
【0189】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0190】
図48に示されるように、上記p型ウエルPWの代わりにn型ウエルNWを形成するが、n型ウエルNWは、p型ウエルPWと導電型が逆(反対)であること以外は、形成法や構成はp型ウエルPWと同様である。
【0191】
また、図48に示されるように、Hf含有膜3上に、上記希土類含有膜4の代わりに材料膜4aを形成する。材料膜4aについては、上記実施の形態1(上記図29に関連した説明)で説明したので、ここではその繰り返しの説明は省略する。
【0192】
上記希土類含有膜4の代わりに材料膜4aを形成した後、上記熱処理(Hf含有膜3と上記希土類含有膜4とを反応させる熱処理)と同様の熱処理を行うが、この熱処理により、Hf含有膜3と材料膜4aとが反応(混合、ミキシング、相互拡散)して、図49に示されるように、Hf含有膜3と材料膜4aとの反応層(混合層、ミキシング層)であるHf含有絶縁膜5aが形成される。すなわち、上記Hf含有絶縁膜5の代わりにHf含有絶縁膜5aが形成される。
【0193】
図49のHf含有絶縁膜5aと上記図41のHf含有絶縁膜5との相違点は、上記図41のHf含有絶縁膜5が、低しきい値化用の元素として希土類元素を含有していたのに対して、図49のHf含有絶縁膜5aは、低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していることである。低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していること以外については、図49のHf含有絶縁膜5aは上記図41のHf含有絶縁膜5と同様の構成を有しているので、ここではその繰り返しの説明は省略する。
【0194】
その後、n−型半導体領域EXの代わりにp−型半導体領域EXaを形成し、n+型半導体領域SDの代わりにp+型半導体領域SDaを形成するが、p−型半導体領域EXaは、n−型半導体領域EXと導電型が逆であること以外は、形成法や構成はn−型半導体領域EXと同様であり、p+型半導体領域SDaは、n+型半導体領域SDと導電型が逆であること以外は、形成法や構成はn+型半導体領域SDと同様である。
【0195】
このようにして、上記図46(A−A断面)および図47(B−B断面)にそれぞれ対応する図50(A−A断面)および図51(B−B断面)の構造が得られる。
【0196】
上記図46および図47の半導体装置に対する図50および図51の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、n型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図50および図51の半導体装置の他の構成は、上記図46および図47の半導体装置とほぼ同様である。
【0197】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。
【0198】
また、上記実施の形態1では、Hf含有絶縁膜5(またはHf含有絶縁膜5a)は、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間に形成されているが、ゲート電極GEと側壁絶縁膜SW1との間およびゲート電極GEと素子分離領域13との間には形成されていない。このため、Hf含有絶縁膜5,5aは素子分離領域13に接する部分を有していないため、Hf含有絶縁膜5,5aから素子分離領域13に低しきい値化用の元素が拡散するのを確実に防止することができる。
【0199】
一方、本実施の形態では、Hf含有絶縁膜5(またはHf含有絶縁膜5a)は、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間、ゲート電極GEと側壁絶縁膜SW1との間、およびゲート電極GEと素子分離領域13との間に形成されている。このため、本実施の形態では、Hf含有絶縁膜5,5aが、素子分離領域13に接する部分(素子分離領域13とゲート電極GEとの間に形成されている部分がこれに対応する)を有しているため、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散する虞がある。
【0200】
しかしながら、本実施の形態では、Hf含有絶縁膜5,5aは、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間に位置する部分と、ゲート電極GEと素子分離領域13との間に位置する部分との間に、ゲート電極GEと側壁絶縁膜SW1との間に位置する部分が介在している。すなわち、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)は、素子分離領域13に隣接しておらず、素子分離領域13に接する部分との間に、ゲート電極GEと側壁絶縁膜SW1との間に位置する部分が介在している。そして、この側壁絶縁膜SW1は、低しきい値化用の元素が拡散しにくい窒化シリコンまたは酸窒化シリコン(窒化シリコンがより好ましい)で構成されている。このため、本実施の形態では、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)では、低しきい値化用の元素の濃度はほとんど減らないため、低しきい値化の効果を的確に得ることができる。また、チャネル幅が小さいMISFETも低しきい値化することができる。このことは、以下の実施の形態3においても同様であるが、後述の実施の形態3の場合は側壁絶縁膜SW1を側壁絶縁膜SW1aと読み替えればよい。
【0201】
本実施の形態では、活性領域から素子分離領域13上にかけて延在するようにゲート電極GEを形成し、ゲート電極GE全体の下部にHf含有絶縁膜5(またはHf含有絶縁膜5a)が形成されている。この場合、本実施の形態のように、ゲート絶縁膜として機能する部分(すなわち活性領域上に位置する部分)のHf含有絶縁膜5,5aと、素子分離領域13上に位置する部分のHf含有絶縁膜5,5aとの間に、窒化シリコンまたは酸窒化シリコンで構成された側壁絶縁膜SW1上に位置する部分のHf含有絶縁膜5,5aを介在させることが有効である。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度の低下を抑制または防止して、Hf含有絶縁膜5,5aに低しきい値化用の元素を導入したことによる低しきい値化の効果を的確に得ることができ、チャネル幅が小さいMISFETも低しきい値化することができる。このことは、以下の実施の形態3においても同様であるが、後述の実施の形態3の場合は側壁絶縁膜SW1を側壁絶縁膜SW1aと読み替えればよい。
【0202】
また、本実施の形態の製造工程は、積層パターン8bを形成することで素子分離領域13を形成してから、Hf含有絶縁膜5などを形成している。このため、半導体装置の製造工程を行いやすいという利点もある。
【0203】
また、素子分離領域13の半導体基板1の主面(表面)からの突出量H1は、10nm以上(H1≧10nm)が好ましい。ここで、突出量H1は、図46、図47、図50および図51にも示されており、半導体基板1の主面(表面)と素子分離領域13の上面との高さの差(高低差)に対応している(ここで言う高さは、半導体基板1の主面に垂直な方向の高さである)。素子分離領域13の半導体基板1の主面(表面)からの突出量H1を10nm以上とすることで、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1を配置しやすくなり、また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを側壁絶縁膜SW1によって防止する効果を高めることができる。
【0204】
(実施の形態3)
本実施の形態3の半導体装置の製造工程を図面を参照して説明する。図52〜図60は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、上記実施の形態1,2と同様、本実施の形態でも、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0205】
まず、上記実施の形態2と同様にして、上記図33の構造を得る。上記図33の構造を得るまで(すなわち絶縁膜32を形成するまで)は、上記実施の形態2の工程と同様であるので、ここではその説明を省略する。
【0206】
次に、図52に示されるように、上記実施の形態2と同様に、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜32および絶縁膜31をパターニングして、積層パターン8bを形成する。絶縁膜31および絶縁膜32の構成、形成法およびパターニング法は、上記実施の形態2と同様であり、積層パターン8bの構成も、上記実施の形態2と同様である。
【0207】
上記実施の形態2では、積層パターン8bの形成後、側壁絶縁膜SW1を形成してから素子分離領域13を形成していたが、本実施の形態では、積層パターン8bの形成後、側壁絶縁膜SW1を形成せずに素子分離領域13を形成する。以下、具体的に説明する。
【0208】
積層パターン8bを形成した後、図53に示されるように、積層パターン8b(の絶縁膜32)をエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。上記実施の形態1,2では、溝11は、側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に整合して形成されたのに対して、本実施の形態では、溝11は、積層パターン8bの側面に整合して形成される。
【0209】
次に、上記実施の形態1,2と同様にして、素子分離領域13を形成する。
【0210】
素子分離領域13の形成法は、上記実施の形態2と同様である。すなわち、まず、図54に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8bを覆うように形成される。それから、図55に示されるように、CMPにより、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8bの最上層の絶縁膜32の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図55にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8bの上面(すなわち絶縁膜32の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8b(の絶縁膜32)が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および積層パターン8bの側面に接した状態となる。
【0211】
上記実施の形態2では、素子分離領域13の側面は、溝11の側面および側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に接した状態となったが、本実施の形態では、まだ側壁絶縁膜SW1を形成していないため、素子分離領域13の側面は、溝11の側面および積層パターン8bの側面に接した状態となっている。すなわち、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に積層パターン8bが隣接した状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8bを形成した領域に対応している。
【0212】
次に、積層パターン8bの絶縁膜32をウェットエッチングによって選択的に除去する。この際、絶縁膜32を、素子分離領域13(酸化シリコン膜12)および積層パターン8bの絶縁膜31に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、素子分離領域13(酸化シリコン膜12)および絶縁膜31の各エッチング速度よりも、絶縁膜32のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜32をウェットエッチングする。これにより、絶縁膜32を選択的に除去し、素子分離領域13を残すことができる。
【0213】
次に、絶縁膜32を除去したことによって露出した絶縁膜31を、ウェットエッチングによって選択的に除去する。図56には、絶縁膜32および絶縁膜31を除去した状態(すなわち積層パターン8bを除去した状態)が示されている。
【0214】
絶縁膜31を酸化シリコン膜で形成した場合には、絶縁膜31をエッチングする際に、素子分離領域13が若干エッチングされる場合もある。しかしながら、絶縁膜31の形成厚みは絶縁膜32の形成厚みよりも薄かったため、絶縁膜32のエッチング工程に比べて、絶縁膜31のエッチング工程は、エッチング対象膜のエッチング量(エッチング厚み)が少なくて済む。このため、絶縁膜31のエッチング工程(除去工程)において、素子分離領域13のエッチング量を抑制することができる。このため、素子分離領域13の上部が半導体基板1から突出している状態は維持される。
【0215】
また、他の形態として、素子分離領域13形成後の絶縁膜32のエッチング工程を、ドライエッチングによって行うこともでき、また、素子分離領域13形成後でかつ絶縁膜32除去後の絶縁膜31のエッチング工程を、ドライエッチングによって行うこともできる。但し、これらのエッチング工程(絶縁膜32のエッチング工程および絶縁膜31のエッチング工程)をウェットエッチングによって行えば、より好ましい。
【0216】
絶縁膜32および絶縁膜31を除去したこと(すなわち積層パターン8bを除去したこと)により、図56に示されるように、凹部(窪み部)15bが形成される。この凹部15bは、積層パターン8bを除去するまで積層パターン8bが存在していた空間である。凹部15bの底面は半導体基板1(p型ウエルPW)の表面で形成され、凹部15bの側面は、素子分離領域13の側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)により形成される。
【0217】
次に、凹部15bの側面(側壁)上に、すなわち半導体基板1の表面から突出している部分の素子分離領域13の側面(側壁)上に、絶縁体(絶縁膜)として窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜(サイドウォール、サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW1aを形成する。具体的には、図57に示されるように、凹部15bの底面および側面上を含む半導体基板1上に、絶縁膜9aを形成してから、図58に示されるように、この絶縁膜9aを異方性エッチング(エッチバック)することによって、凹部15bの側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)上に残存する絶縁膜9aからなる側壁絶縁膜SW1aを形成する。この際、側壁絶縁膜SW1aとなる部分以外の絶縁膜9aは除去される。側壁絶縁膜SW1aは、凹部15bの側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)上に、サイドウォールスペーサ状に形成される。
【0218】
絶縁膜9aは、窒化シリコン膜または酸窒化シリコン膜からなり、窒化シリコン膜であればより好ましい。このため、側壁絶縁膜SW1aは、窒化シリコン(絶縁膜9aが窒化シリコン膜の場合)または酸窒化シリコン(絶縁膜9aが酸窒化シリコン膜の場合)からなり、窒化シリコンで構成されていればより好ましい。上記側壁絶縁膜SW1と同様、側壁絶縁膜SW1aも、Hf含有絶縁膜5(または後述するHf含有絶縁膜5a)が含有する低しきい値化用の元素が素子分離領域13に拡散するのを防止する機能を有するため、この機能を考慮すると、側壁絶縁膜SW1aは、窒化シリコンまたは酸窒化シリコンで形成する必要があり、側壁絶縁膜SW1が窒化シリコンで構成されていればより好ましい。
【0219】
以降の工程は、上記実施の形態2とほぼ同様であり、上記実施の形態2で上記図40〜図47を参照して説明した工程を行うが、この際、上記実施の形態2の説明中の「側壁絶縁膜SW1」を「側壁絶縁膜SW1a」と読み替えればよい。
【0220】
すなわち、上記実施の形態2と同様に、界面層2、Hf含有膜3および希土類含有膜4を形成してから、熱処理によってHf含有膜3と希土類含有膜4とを反応させてHf含有絶縁膜5を形成する。それから、上記実施の形態2と同様に、金属膜6およびシリコン膜16を形成してこれらをパターニングすることでゲート電極GEを形成し、n−型半導体領域EX、サイドウォールSW2およびn+型半導体領域SDを形成し、サリサイドプロセスにより金属シリサイド層18を形成する。その後、上記実施の形態2と同様に、絶縁膜21を形成し、絶縁膜21にコンタクトホールCTを形成し、コンタクトホールCT内に導電性のプラグPGを形成し、プラグPGが埋め込まれた絶縁膜21上に絶縁膜22を形成し、絶縁膜22にダマシン法で配線M1を形成する。このようにして、図59(A−A断面図)および図60(B−B断面図)の構造が得られる。図59は、上記実施の形態2の上記図46に対応し、図60は、上記実施の形態2の上記図47に対応する。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。
【0221】
以上のようにして、本実施の形態の半導体装置が製造される。
【0222】
本実施の形態の半導体装置の構造と上記実施の形態2の半導体装置の構造とは基本的には同じであり、素子分離領域13の上部が半導体基板1(の表面)から突出し、半導体基板1の表面から突出した部分の素子分離領域13の側面(側壁)上に側壁絶縁膜SW1または側壁絶縁膜SW1aが配置(形成)された構造を有している。しかしながら、本実施の形態の半導体装置の構造と上記実施の形態2の半導体装置とは、次の点が相違している。
【0223】
すなわち、上記実施の形態2では、積層パターン8bの側壁上に側壁絶縁膜SW1を形成してから、側壁絶縁膜SW1に隣接するように素子分離領域13を形成し、その後、積層パターン8bを除去している。それに対して、本実施の形態では、積層パターン8bに隣接するように素子分離領域13を形成してから、積層パターン8bを除去し、その後、半導体基板1から突出する部分の素子分離領域13の側壁上に側壁絶縁膜SW1aを形成している。このことを反映して、上記実施の形態2の半導体装置では、上記図39や上記図46および図47にも示されるように、素子分離領域13に隣接していない側の側壁絶縁膜SW1aの側面は、半導体基板1の主面に対して略垂直である。それに対して、本実施の形態では、図58や図59および図60にも示されるように、素子分離領域13に隣接していない側の側壁絶縁膜SW1aの側面は、下部は半導体基板1の主面に対して略垂直であるが上部は丸みを帯びている。本実施の形態の半導体装置の他の構成は、上記実施の形態2の半導体装置とほぼ同様である。
【0224】
本実施の形態においても、上記実施の形態2とほぼ同様の効果を得ることができる。
【0225】
すなわち、上記実施の形態2と同様、本実施の形態の半導体装置においても、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1aが形成されている。そして、この側壁絶縁膜SW1aは窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1aが介在している。
【0226】
本実施の形態の半導体装置においても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1aが介在している。Hf含有絶縁膜5が側壁絶縁膜SW1aに隣接している(すなわち側壁絶縁膜SW1上にもHf含有絶縁膜5が形成されている)が、側壁絶縁膜SW1aは、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5から側壁絶縁膜SW1aへは、希土類元素は拡散しにくい。
【0227】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1aを形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1aを介在させることで、側壁絶縁膜SW1aを希土類元素の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。また、上記実施の形態1の上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができるため、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0228】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図61および図62は、本実施の形態の変形例の半導体装置の要部断面図であり、pチャネル型MISFETを形成した場合が示されている。図61は上記図59に対応し、図62は上記図60に対応している。
【0229】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0230】
上記図59および図60の半導体装置に対する図61および図62の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、n型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図61および図62の半導体装置の他の構成は、上記図59および図60の半導体装置とほぼ同様である。Hf含有絶縁膜5aの構成および形成法については、上記実施の形態2で説明したのと同様である。
【0231】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1aによって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0232】
また、素子分離領域13の半導体基板1の主面(表面)からの突出量H1は、10nm以上(H1≧10nm)が好ましい。ここで、突出量H1は、図59〜図62にも示されており、半導体基板1の主面(表面)と素子分離領域13の上面との高さの差(高低差)に対応している(ここで言う高さは、半導体基板1の主面に垂直な方向の高さである)。素子分離領域13の半導体基板1の主面(表面)からの突出量H1を10nm以上とすることで、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1aを配置しやすくなり、また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを側壁絶縁膜SW1aによって防止する効果を高めることができる。
【0233】
(実施の形態4)
図63および図64は、本実施の形態の半導体装置の要部断面図であり、図63は、ゲート電極GEをゲート長方向に横切る断面(上記A−A線に相当する位置での断面)が示され、図64は、ゲート電極GEをゲート幅方向に横切る断面(上記B−B線に相当する位置での断面)が示されている。
【0234】
図63および図64に示される本実施の形態の半導体装置は、素子分離領域13の上部が半導体基板1から突出していない点が、上記実施の形態2の半導体装置と相違している。また、上記側壁絶縁膜SW1に相当するバリア部(絶縁体部)41が、半導体基板1内に形成されている点も、上記実施の形態2の半導体装置と相違している。また、ゲート電極GEが平坦である点も、上記実施の形態2の半導体装置と相違している。それ以外については、図63および図64に示される本実施の形態の半導体装置の構成は、上記実施の形態2の半導体装置とほぼ同様である。
【0235】
なお、図63において、nチャネル型MISFETQnが形成されている場合は、p型ウエルPW、Hf含有絶縁膜5、n−型半導体領域EXおよびn+型半導体領域SDが形成され、pチャネル型MISFETQpが形成されている場合は、n型ウエルNW、Hf含有絶縁膜5a、p−型半導体領域EXaおよびp+型半導体領域SDaが形成されている。
【0236】
図63および図64の半導体装置では、素子分離領域13の上面の高さは、半導体基板1の主面(表面)の高さとほぼ同じであるが、素子分離領域13に隣接して、窒化シリコンまたは酸窒化シリコンからなるバリア部41が形成されている。このバリア部41の上面の高さも半導体基板1の主面(表面)の高さとほぼ同じである。バリア部41は、上記側壁絶縁膜SW1,SW1aと同様、Hf含有絶縁膜5,5aに導入した低しきい値化用の元素の拡散防止のために設けたものであり、窒化シリコンまたは酸窒化シリコンからなるが、窒化シリコンで構成されていればより好ましい。バリア部41は、窒化シリコンまたは酸窒化シリコンからなるため、絶縁体部とみなすこともできる。
【0237】
上記実施の形態2,3と本実施の形態とは、以下の点で共通している。すなわち、素子分離領域13に隣接して窒化シリコンまたは酸窒化シリコンからなる絶縁体部(上記実施の形態2,3では側壁絶縁膜SW1,SW1aに対応し、本実施の形態ではバリア部41に対応する)を配置している。また、ゲート電極GEが、活性領域14(素子分離領域13によって規定された活性領域14)上、窒化シリコンまたは酸窒化シリコンからなる前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41に対応)上、および素子分離領域13上に延在している。また、ゲート電極GEと活性領域14、前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)および素子分離領域13との間にHf含有絶縁膜5(またはHf含有絶縁膜5a)が形成されている。また、活性領域14上に位置する部分のHf含有絶縁膜5(5a)と素子分離領域13上に位置する部分のHf含有絶縁膜5(5a)との間には、前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)上に位置する部分のHf含有絶縁膜5(5a)が介在している。すなわち、Hf含有絶縁膜5(5a)は、ゲート電極GEと半導体基板1の活性領域14との間に位置する部分と、ゲート電極GEと素子分離領域13との間に位置する部分との間に、ゲート電極GEと前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)との間に位置する部分が介在している。
【0238】
このため、上記実施の形態2,3および本実施の形態においては、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)は、素子分離領域13に隣接しておらず、素子分離領域13に接する部分との間に、ゲート電極GEと窒化シリコンまたは酸窒化シリコンからなる前記絶縁体部との間に位置する部分が介在している。前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)は、窒化シリコンまたは酸窒化シリコン(窒化シリコンがより好ましい)で構成されているため、低しきい値化用の元素が拡散しにくい。上記実施の形態2,3および本実施の形態においては、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度が減るのを抑制または防止できる。このため、低しきい値化の効果を的確に得ることができ、チャネル幅が小さいMISFETも低しきい値化することができる。従って、半導体装置の性能を向上させることができる。
【0239】
但し、本実施の形態のように、素子分離領域13の上部が半導体基板1から突出していない場合に比べて、上記実施の形態2,3のように、素子分離領域13の上部が半導体基板1から突出し、半導体基板1から突出している部分の素子分離領域13の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1,SW1aを形成している場合には、次のような利点を得ることができる。
【0240】
すなわち、素子分離領域13に隣接する位置に窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1,SW1aを容易かつ的確に配置できる。更に、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)をそれほど厚くしなくとも、側壁絶縁膜SD1,SD1a上に位置する部分のHf含有絶縁膜5,5aの寸法を大きくすることができるため、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)を抑制しながら、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度の減少を防止できる。これにより、低しきい値化の効果を的確に得た上で、半導体装置の小型化(小面積化)を図ることができる。
【0241】
一方、図63および図64の半導体装置では、上記実施の形態2,3の半導体装置と同等の低しきい値化の効果を得ようとすると、バリア部41の厚みT2を、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)よりもかなり大きくする必要があるため、上記実施の形態2,3の半導体装置に比べて、半導体装置の小型化(小面積化)の面で不利である。ここで、バリア部41の厚みT2は、図64にも示されており、半導体基板1の主面に平行で、ゲート電極GEの延在方向に沿った方向の寸法(厚み)に対応している。バリア部41による低しきい値化用の元素の拡散防止の効果を得るためには、バリア部41の厚みT2は、10nm以上が好ましい。
【0242】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0243】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【0244】
1 半導体基板
2 界面層
3 Hf含有膜
4 希土類含有膜
4a 材料膜
5,5a Hf含有絶縁膜
6 金属膜
7 絶縁膜
8,8a,8b 積層パターン
9,9a 絶縁膜
11 溝
12 酸化シリコン膜
13 素子分離領域
14 活性領域
15,15a,15b 凹部
16 シリコン膜
18 金属シリサイド層
21,22 絶縁膜
31 絶縁膜
32 絶縁膜
41 バリア部
CT コンタクトホール
EX n−型半導体領域
EXa p−型半導体領域
GE ゲート電極
M1 配線
NW n型ウエル
PG プラグ
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD n+型半導体領域
SDa p+型半導体領域
SW1,SW1a 側壁絶縁膜
SW2 サイドウォール
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成することができる。ゲート電極としては、ポリシリコン膜を使用することが一般的である。
【0003】
しかしながら、近年、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【0004】
また、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料(高誘電率材料)を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【0005】
非特許文献1〜4には、メタルゲート電極および高誘電率ゲート絶縁膜を有するMISFETに関する技術が記載されている。
【先行技術文献】
【非特許文献】
【0006】
【非特許文献1】V.Narayanan et al., VLSI2006, p.224
【非特許文献2】P. Sivasubramani et al., VLSI2007, p.68
【非特許文献3】H-S. Jung et al., VLSI2005, p.232
【非特許文献4】M. Inoue et al., VLSI2009, p.40
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明者の検討によれば、次のことが分かった。
【0008】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、MISFETのしきい値電圧(しきい値)の絶対値が大きくなってしまい、CMISFETであれば、nチャネル型MISFETおよびpチャネル型MISFETの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化(しきい値電圧の絶対値の低下)を図ることが望まれる。
【0009】
ゲート絶縁膜用の高誘電率膜(High−k膜)として、Hfを含有する高誘電率膜であるHf系ゲート絶縁膜が優れているが、MISFETの低しきい値化を図るためには、Hf系ゲート絶縁膜に低しきい値化用の元素を導入することが有効である。nチャネル型MISFETにおけるHf系ゲート絶縁膜に、低しきい値化用の元素として希土類元素などを導入すると、nチャネル型MISFETを低しきい値化することができる。また、pチャネル型MISFETにおけるHf系ゲート絶縁膜に、低しきい値化用の元素としてアルミニウムなどを導入すると、pチャネル型MISFETを低しきい値化することができる。
【0010】
しかしながら、Hf系ゲート絶縁膜に低しきい値化用の元素を導入した場合、Hf系ゲート絶縁膜に導入された低しきい値化用の元素は、素子分離領域を構成する酸化シリコン膜中に拡散しやすい性質を有している。
【0011】
このため、活性領域から素子分離領域上にかけて延在するようにメタルゲート電極が形成されていた場合には、メタルゲート電極の下に位置するHf系ゲート絶縁膜から素子分離領域に、低しきい値化用の元素が拡散してしまい、Hf系ゲート絶縁膜における低しきい値化用の元素の濃度が低下する現象が生じてしまう。この現象が生じると、Hf系ゲート絶縁膜に低しきい値化用の元素を導入したことによる低しきい値化の効果が薄れ、MISFETのしきい値電圧の絶対値が大きくなってしまうが、これは、チャネル幅が短くなるほど顕著となる。このため、Hf系ゲート絶縁膜に低しきい値化用の元素を導入したことによる低しきい値化の効果を的確に得て、半導体装置の性能を向上させることが望まれる。
【0012】
本発明の目的は、半導体装置の性能向上を図ることができる技術を提供することにある。
【0013】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0014】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0015】
代表的な実施の形態による半導体装置は、半導体基板と、前記半導体基板に形成された素子分離用溝と、前記素子分離用溝に埋め込まれた酸化シリコン膜からなり上部が前記半導体基板から突出している素子分離領域と、前記半導体基板から突出している部分の前記素子分離領域の側壁上に形成されかつ窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜とを有している。更に、前記素子分離領域によって規定された前記半導体基板の活性領域上に形成されかつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜からなるゲート絶縁膜と、前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成されたメタルゲート電極とを有している。nチャネル型のMISFETの場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、pチャネル型のMISFETの場合は、前記第1元素は、Al、TiまたはTaのいずれかである。そして、前記メタルゲート電極は、一部が前記素子分離領域上に延在しており、前記ゲート電極と前記半導体基板の前記活性領域との間に位置する前記ゲート絶縁膜と、前記素子分離領域との間には、前記側壁絶縁膜が介在している。
【0016】
また、他の代表的な実施の形態による半導体装置は、半導体基板と、前記半導体基板に形成された素子分離用溝と、前記素子分離用溝に埋め込まれた酸化シリコン膜からなる素子分離領域と、前記素子分離領域によって規定された活性領域と、前記素子分離領域に隣接して配置され、窒化シリコンまたは酸窒化シリコンからなる絶縁体部とを有している。更に、前記活性領域、前記絶縁体部および前記素子分離領域上に延在するメタルゲート電極と、前記メタルゲート電極と前記活性領域、前記絶縁体部および前記素子分離領域との間に形成されかつゲート絶縁膜用の第1絶縁膜とを有している。前記第1絶縁膜は、ハフニウムと酸素と第1元素とを主成分として含有し、nチャネル型のMISFETの場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、pチャネル型のMISFETの場合は、前記第1元素は、Al、TiまたはTaのいずれかである。そして、前記活性領域上に位置する部分の前記第1絶縁膜と前記素子分離領域上に位置する部分の前記第1絶縁膜との間には、前記絶縁体部上に位置する部分の前記第1絶縁膜が介在している。
【0017】
また、代表的な実施の形態による半導体装置の製造方法は、(a)半導体基板を用意する工程、(b)前記半導体基板上に、MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、(c)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、(d)前記金属膜上に、第1材料膜を形成する工程を有している。更に、(e)前記第1材料膜、前記金属膜および前記第1絶縁膜をパターニングして、積層パターンを形成する工程、(f)前記積層パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、(g)前記側壁絶縁膜および前記積層パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程を有している。更に、(h)前記素子分離用溝を埋め、前記積層パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、(i)前記積層パターンの前記第1材料膜が露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程を有している。更に、(j)前記(i)工程後、前記積層パターンの前記第1材料膜を除去する工程、(k)前記(j)工程後、前記金属膜上および前記素子分離領域上を含む前記半導体基板上に、シリコン膜を形成する工程、(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程を有している。そして、前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成される。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0019】
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の実施の形態1の半導体装置の製造工程中の要部断面図である。
【図2】図1に続く半導体装置の製造工程中の要部断面図である。
【図3】図2に続く半導体装置の製造工程中の要部断面図である。
【図4】図3に続く半導体装置の製造工程中の要部断面図である。
【図5】図4に続く半導体装置の製造工程中の要部断面図である。
【図6】図5に続く半導体装置の製造工程中の要部断面図である。
【図7】図6に続く半導体装置の製造工程中の要部断面図である。
【図8】図7に続く半導体装置の製造工程中の要部断面図である。
【図9】図8に続く半導体装置の製造工程中の要部断面図である。
【図10】図9に続く半導体装置の製造工程中の要部断面図である。
【図11】図10に続く半導体装置の製造工程中の要部断面図である。
【図12】図11に続く半導体装置の製造工程中の要部断面図である。
【図13】図12に続く半導体装置の製造工程中の要部平面図である。
【図14】図13と同じ半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図15】図13および図14と同じ半導体装置の製造工程中の要部平面図(B−B断面図)である。
【図16】図13〜図15に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図17】図16と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図18】図16および図17に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図19】図18と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図20】図18および図19に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図21】図20と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図22】図20および図21に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図23】図22と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図24】図22および図23に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図25】図24と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図26】比較例の半導体装置の要部断面図である。
【図27】比較例の半導体装置の要部断面図である。
【図28】nチャネル型MISFETのしきい値電圧のチャネル幅に対する依存性を示すグラフである。
【図29】本発明の実施の形態1の変形例の半導体装置の製造工程中の要部断面図である。
【図30】図29に続く半導体装置の製造工程中の要部断面図である。
【図31】図30に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図32】図31と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図33】本発明の実施の形態2の半導体装置の製造工程中の要部断面図である。
【図34】図33に続く半導体装置の製造工程中の要部断面図である。
【図35】図34に続く半導体装置の製造工程中の要部断面図である。
【図36】図35に続く半導体装置の製造工程中の要部断面図である。
【図37】図36に続く半導体装置の製造工程中の要部断面図である。
【図38】図37に続く半導体装置の製造工程中の要部断面図である。
【図39】図38に続く半導体装置の製造工程中の要部断面図である。
【図40】図39に続く半導体装置の製造工程中の要部断面図である。
【図41】図40に続く半導体装置の製造工程中の要部断面図である。
【図42】図41に続く半導体装置の製造工程中の要部断面図である。
【図43】図42に続く半導体装置の製造工程中の要部平面図である。
【図44】図43と同じ半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図45】図43および図44と同じ半導体装置の製造工程中の要部平面図(B−B断面図)である。
【図46】図43〜図45に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図47】図46と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図48】本発明の実施の形態2の変形例の半導体装置の製造工程中の要部断面図である。
【図49】図48に続く半導体装置の製造工程中の要部断面図である。
【図50】図49に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図51】図50と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図52】本発明の実施の形態3の半導体装置の製造工程中の要部断面図である。
【図53】図52に続く半導体装置の製造工程中の要部断面図である。
【図54】図53に続く半導体装置の製造工程中の要部断面図である。
【図55】図54に続く半導体装置の製造工程中の要部断面図である。
【図56】図55に続く半導体装置の製造工程中の要部断面図である。
【図57】図56に続く半導体装置の製造工程中の要部断面図である。
【図58】図57に続く半導体装置の製造工程中の要部断面図である。
【図59】図58に続く半導体装置の製造工程中の要部断面図(A−A断面図)である。
【図60】図59と同じ半導体装置の製造工程中の要部断面図(B−B断面図)である。
【図61】本発明の実施の形態3の変形例の半導体装置の要部断面図(A−A断面図)である。
【図62】本発明の実施の形態3の変形例の半導体装置の要部断面図(B−B断面図)である。
【図63】本発明の実施の形態4の半導体装置の要部断面図である。
【図64】本発明の実施の形態4の半導体装置の要部断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0024】
(実施の形態1)
本実施の形態の半導体装置の製造工程を図面を参照して説明する。図1〜図25は、本実施の形態の半導体装置、ここではMISFET(Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の製造工程中の要部断面図または要部平面図である。図1〜図25のうち、図1〜図12および図14〜図25は要部断面図であり、図13は要部平面図である。なお、本実施の形態では、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0025】
まず、図1に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)1を準備(用意)する。
【0026】
次に、半導体基板1のnチャネル型MISFETを形成する領域にp型ウエルPWを形成する。p型ウエルPWは、例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成される。
【0027】
次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板1の表面の自然酸化膜を除去することによって、半導体基板1の表面を清浄化(洗浄)する。これにより、半導体基板1(p型ウエルPW)の表面(シリコン面)が露出される。
【0028】
次に、図2に示されるように、半導体基板1の表面上(すなわちp型ウエルPWの表面上)に、酸化シリコン膜または酸窒化シリコン膜からなる界面層(絶縁層、絶縁膜)2を形成する。
【0029】
界面層2を形成することなく、半導体基板1(p型ウエルPW)の表面(シリコン面)上に直接的に後述のHf含有膜3を形成することもできるが、界面層2を形成してから、この界面層2上に後述のHf含有膜3を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層2を形成する場合、界面層2の膜厚は薄く、例えば1nm程度とすることができる。界面層2は、例えば熱酸化法などを用いて形成することができる。また、界面層2が酸窒化シリコン膜の場合は、N2O、O2およびH2を用いた高温短時間酸化法により形成することができる。
【0030】
次に、半導体基板1の主面上に、すなわち界面層2上に、Hf含有膜(Hf含有層)3を形成する。このHf含有膜3は、MISFETの高誘電率ゲート絶縁膜形成用のベースとなる絶縁膜である。
【0031】
Hf含有膜3は、ハフニウム(Hf)を含有する絶縁膜であり、より特定的には、ハフニウム(Hf)と酸素(O)を含有する絶縁材料からなる。Hf含有膜3は、好ましくは、HfO膜(酸化ハフニウム膜、代表的なのはHfO2膜)、HfON膜(酸窒化ハフニウム膜)、HfSiON膜(ハフニウムシリコンオキシナイトライド膜)またはHfSiO膜(ハフニウムシリケート膜)とすることができる。このうち、HfON膜をHf含有膜3として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Hf含有膜3は、ハフニウム(Hf)と酸素(O)を主成分として含有する絶縁膜とみなすことができる。Hf含有膜3の膜厚(形成膜厚)は、例えば2nm程度とすることができる。この段階のHf含有膜3は、低しきい値化用の元素(ここでは希土類元素)を含有していない。
【0032】
Hf含有膜3は、例えば次のようにして形成することができる。
【0033】
Hf含有膜3がHfSiON膜の場合には、ALD(Atomic Layer Deposition:原子層堆積)法またはCVD(Chemical Vapor Deposition:化学的気相成長)法を用いてまずHfSiO膜を堆積する。それから、このHfSiO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfSiO膜を窒化してHfSiON膜にする)ことによって、HfSiON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0034】
Hf含有膜3がHfON膜の場合には、ALD法またはCVD法を用いてまずHfO膜(代表的にはHfO2膜)を堆積してから、このHfO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfO膜をHfON膜にする)ことによって、HfON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0035】
Hf含有膜3がHfO膜(代表的にはHfO2膜)の場合には、ALD法またはCVD法を用いてHfO膜(代表的にはHfO2膜)を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
【0036】
Hf含有膜3がHfSiO膜の場合には、ALD法またはCVD法を用いてHfSiO膜を堆積すればよく、窒化処理を行う必要はない。その後、不活性または酸化雰囲気中で熱処理する場合もある。
【0037】
Hf含有膜3を形成した後、半導体基板1の主面上に、すなわちHf含有膜3上に、Hf含有膜3に接するように、低しきい値化用の元素を含有する材料膜として希土類含有膜(希土類含有層)4を形成する。
【0038】
nチャネル型MISFETのしきい値電圧の絶対値を低下させるためにnチャネル型MISFETのHf系ゲート絶縁膜に導入する低しきい値化用の元素としては、希土類元素が好適であり、その中でもLa(ランタン)が特に好適である。このため、希土類含有膜4は、希土類元素を含有する材料膜であり、希土類元素を主成分として含有し、特に好ましくはLa(ランタン)を含有している。安定性の観点から、希土類含有膜4は、好ましくは酸化希土類膜(希土類酸化物層)であり、特に好ましくは酸化ランタン膜(酸化ランタンとして代表的なのはLa2O3)である。この段階の希土類含有膜4は、Hf(ハフニウム)を含有していない。
【0039】
希土類含有膜4は、PVD(Physical Vapor Deposition)法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.5nm程度とすることができる。
【0040】
次に、半導体基板1に対して熱処理を施す。この熱処理工程は、熱処理温度を好ましくは600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。
【0041】
この熱処理により、Hf含有膜3と希土類含有膜4とが反応(混合、ミキシング、相互拡散)して、図3に示されるように、Hf含有膜3と希土類含有膜4との反応層(混合層、ミキシング層)であるHf含有絶縁膜5が形成される。すなわち、希土類含有膜4の希土類元素がHf含有膜3に導入されて、Hf含有膜3が、Hf含有絶縁膜5となる。Hf含有絶縁膜5における各元素(Hf、希土類元素など)の厚み方向の濃度分布は、均一な場合と、不均一な場合(例えばHf含有膜3と希土類含有膜4との反応前の組成分布をある程度維持した不均一な分布)とがあり得るが、どちらも許容できる。ここで、厚み方向の濃度分布とは、Hf含有絶縁膜5において、半導体基板1の主面に垂直な方向での濃度分布に対応する。
【0042】
また、Hf含有膜3を形成する前に界面層2を形成した場合には、この熱処理時には、Hf含有膜3と下部の界面層2との反応を抑制して、酸化シリコン膜または酸窒化シリコン膜からなる界面層2を残存させることが好ましい。この場合、Hf含有絶縁膜5と半導体基板1(p型ウエルPW)との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層2が存在した状態となる。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。但し、Hf含有膜3からのHfや希土類含有膜4からの希土類元素が界面層2に多少導入される場合もある。また、界面層2とHf含有絶縁膜5とが混合された構造になる場合もある。なお、界面層2の半導体基板1に接する部分においては、Hf(ハフニウム)や希土類元素が存在していないことが望ましい。
【0043】
Hf含有膜3は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、希土類含有膜4は、希土類元素(Ln)を主成分として含有しているため、Hf含有膜3と希土類含有膜4とが反応して形成されたHf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)とを主成分として含有する絶縁膜である。
【0044】
ここで、Hf含有絶縁膜5に導入された希土類元素Lnは、低しきい値化(しきい値電圧の絶対値の低下)のために導入された元素であるため、低しきい値化用の元素(第1元素)とみなすことができる。従って、Hf含有絶縁膜5は、ハフニウム(Hf)と、酸素(O)と、低しきい値化用の元素(第1元素)とを主成分として含有する絶縁膜とみなすことができる。
【0045】
Hf含有絶縁膜5が含有する希土類元素Lnは、希土類含有膜4が含有していた希土類元素Lnと同じである。また、Hf含有膜3が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜3が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜5は、ハフニウム(Hf)と酸素(O)と希土類元素(Ln)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0046】
また、希土類含有膜4は、上述のように好ましくは酸化希土類膜である。この場合、希土類含有膜4は、希土類元素(Ln)以外に酸素(O)も含有しているが、Hf含有膜3も酸素(O)を含有しているため、希土類含有膜4が酸素(O)を含有しているかどうかにかかわらず、Hf含有絶縁膜5は、酸素(O)を含有したものとなる。すなわち、希土類含有膜4は、希土類元素(Ln)に加えて更に酸素(O)も含有することが好ましいが、希土類含有膜4が酸素(O)を含有する場合と酸素(O)を含有しない場合のいずれであっても、Hf含有絶縁膜5は、酸素(O)を含有したものとなる。
【0047】
従って、Hf含有膜3がHfSiON膜の場合には、Hf含有絶縁膜5はHfLnSiON膜となり、Hf含有膜3がHfSiO膜の場合には、Hf含有絶縁膜5はHfLnSiO膜となり、Hf含有膜3がHfON膜の場合は、Hf含有絶縁膜5はHfLnON膜となり、Hf含有膜3がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜5はHfLnO膜となる。
【0048】
なお、HfLaSiON膜と表記した場合、HfLaSiON膜におけるHfとLaとSiとOとNの原子比は1:1:1:1:1に限定されるものではない。このことは、HfLaSiON膜以外の膜においても同様である。
【0049】
この熱処理工程を行った後、希土類含有膜4の未反応部分(熱処理工程で反応しなかった部分)があれば、エッチング(好ましくはウェットエッチング)によって除去することもできる。
【0050】
次に、図4に示されるように、半導体基板1の主面上に、すなわちHf含有絶縁膜5上に、メタルゲート(金属ゲート電極)用の金属膜(金属層、メタルゲート膜)6を形成する。
【0051】
金属膜6は、好ましくは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。金属膜6は、例えばスパッタリング法などにより形成することができる。加工性が容易なことと、ゲート抵抗の観点から、金属膜6を窒化チタン(TiN)膜とすれば、更に好ましい。金属膜6の膜厚(形成膜厚)は、例えば5〜20nm程度とすることができる。
【0052】
次に、半導体基板1の主面上に、すなわち金属膜6上に、材料膜として絶縁膜7を形成する、絶縁膜7は、好ましくは窒化シリコン膜からなり、比較的低温なプロセスであるプラズマCVD法により形成される。
【0053】
絶縁膜7は、窒化シリコン膜が好ましいが、他の材料膜とすることもできる。但し、後述の図11の工程で後述の素子分離領域13、側壁絶縁膜SW1および金属膜6のエッチングを抑制しながら絶縁膜7を選択的に除去できるように、絶縁膜7を選択する必要がある。絶縁膜7の膜厚(形成膜厚)は、例えば50〜100nm程度とすることができる。
【0054】
次に、図5に示されるように、絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2をパターニングして、パターニングされた絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2からなる積層パターン8を形成する。このパターニング工程は、例えば次のようにして行うことができる。
【0055】
すなわち、まず、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜7をパターニングする。それから、パターニングされた絶縁膜7をエッチングマスクとしたエッチングにより、金属膜6、Hf含有絶縁膜5および界面層2をパターニングする。このパターニング工程は、ドライエッチング、あるいはドライエッチングとウェットエッチングとの組み合わせによって行うことができる。これにより、界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7が下から順に積層された積層パターン(積層膜パターン)8を形成することができる。積層パターン8を形成した領域は、後述の活性領域14となるため、活性領域14とすべき領域に、積層パターン8を形成しておく。
【0056】
他の形態として、絶縁膜7上に形成したフォトレジストパターン(図示せず)をエッチングマスクとしたエッチングにより、絶縁膜7、金属膜6、Hf含有絶縁膜5および界面層2をパターニングして積層パターン8を形成することもできる。
【0057】
次に、積層パターン8の側壁上に、絶縁体(絶縁膜)として窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜(サイドウォール、サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW1を形成する。具体的には、図6に示されるように、半導体基板1上に、積層パターン8を覆うように絶縁膜9を形成してから、図7に示されるように、この絶縁膜9を異方性エッチング(エッチバック)することによって、積層パターン8の側壁上に残存する絶縁膜9からなる側壁絶縁膜SW1を形成する。この際、側壁絶縁膜SW1となる部分以外の絶縁膜9は除去される。側壁絶縁膜SW1は、積層パターン8の側壁上に、サイドウォールスペーサ状に形成される。
【0058】
絶縁膜9は、窒化シリコン膜または酸窒化シリコン膜からなり、窒化シリコン膜であればより好ましい。このため、側壁絶縁膜SW1は、窒化シリコン(絶縁膜9が窒化シリコン膜の場合)または酸窒化シリコン(絶縁膜9が酸窒化シリコン膜の場合)からなり、窒化シリコンで構成されていればより好ましい。後述するように、側壁絶縁膜SW1は、Hf含有絶縁膜5(または後述するHf含有絶縁膜5a)が含有する低しきい値化用の元素が後述する素子分離領域13に拡散するのを防止する機能を有するため、この機能を考慮すると、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンで形成する必要があり、側壁絶縁膜SW1が窒化シリコンで構成されていればより好ましい。
【0059】
側壁絶縁膜SW1用の絶縁膜9は、熱CVD法またはプラズマCVD法で形成することができるが、成膜温度や成膜時の圧力などを調整することにより、絶縁膜7に比べて、ウェットエッチング耐性が高い膜とする。
【0060】
次に、図8に示されるように、積層パターン8(の絶縁膜7)と側壁絶縁膜SW1とをエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。この溝11は、側壁絶縁膜SW1の側面(積層パターン8に隣接していない側の側面)に整合して形成される。後述するように、この溝11に酸化シリコン膜12が埋め込まれて素子分離領域13が形成されるため、溝11は素子分離用の溝とみなすことができる。
【0061】
次に、図9に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8および側壁絶縁膜SW1を覆うように形成される。
【0062】
次に、図10に示されるように、CMP(Chemical Mechanical Polishing:化学的機械的研磨)により、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8の最上層の絶縁膜7の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図10にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8の上面(すなわち絶縁膜7の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8の絶縁膜7が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および側壁絶縁膜SW1の側面(積層パターン8に隣接していない側の側面)に接した状態となる。このため、側壁絶縁膜SW1は、積層パターン8と素子分離領域13とに挟まれた状態になっている。
【0063】
側壁絶縁膜SW1は、積層パターン8の側壁に形成したが、素子分離領域13が側壁絶縁膜SW1に接する(隣接する)ように形成されるため、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に側壁絶縁膜SW1が形成されている状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8とその側壁上の側壁絶縁膜SW1とを形成した領域に対応している。
【0064】
次に、図11に示されるように、積層パターン8の絶縁膜7をウェットエッチングによって選択的に除去する。絶縁膜7を除去したことにより、積層パターン8を構成していた金属膜6(の上面)が露出される。界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7からなる積層パターン8は、絶縁膜7を除去したことにより、界面層2、Hf含有絶縁膜5および金属膜6からなる積層パターン8aとなる。ここで、積層パターン8aは、積層パターン8から絶縁膜7を除いたものに対応する。
【0065】
絶縁膜7のエッチング工程(図11の工程)では、絶縁膜7を、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および積層パターン8の金属膜6に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および金属膜6の各エッチング速度よりも、絶縁膜7のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜7をウェットエッチングする。これにより、絶縁膜7を選択的に除去し、側壁絶縁膜SW1、素子分離領域13および金属膜6を残すことができる。金属膜6の下に位置するHf含有絶縁膜5および界面層2も、エッチングされずに残存する。
【0066】
絶縁膜7と側壁絶縁膜SW1とをいずれも窒化シリコンにより形成した場合には、上述のように、側壁絶縁膜SW1形成用の絶縁膜9(窒化シリコン膜)の成膜条件と、絶縁膜7(窒化シリコン膜)の成膜条件とを制御することにより、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜7を選択的にエッチングすることが可能になる。例えば、成膜温度などの成膜条件を調整することで、絶縁膜7(窒化シリコン膜)よりも絶縁膜9(窒化シリコン膜)をより緻密な膜とし、それによって、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜7を選択的にエッチングすることが可能になる。
【0067】
絶縁膜7を除去したことにより、凹部(窪み部)15が形成される。この凹部15は、絶縁膜7を除去するまで絶縁膜7が存在していた空間である。凹部15の底面は金属膜6の上面で形成され、凹部15の側面は、側壁絶縁膜SW1の側面(絶縁膜7を除去するまでその絶縁膜7に接していた側面)により形成される。
【0068】
また、他の形態として、絶縁膜7のエッチング工程(図11の工程)を、ドライエッチングによって行うこともできる。但し、絶縁膜7のエッチング工程(図11の工程)をウェットエッチングによって行えば、エッチング選択比を高くしやすいので、より好ましい。
【0069】
次に、図12に示されるように、半導体基板1の主面全面上にシリコン膜16を形成する。すなわち、金属膜6上、側壁絶縁膜SW1上および素子分離領域13上を含む前記半導体基板1上に、シリコン膜16を形成する。シリコン膜16は、凹部15を埋め、積層パターン8a、側壁絶縁膜SW1および素子分離領域13を覆うように形成される。シリコン膜16を形成すると、積層パターン8aの金属膜6の上面は、シリコン膜16と接してシリコン膜16で覆われた状態となり、また、素子分離領域13の上面は、シリコン膜16と接してシリコン膜16で覆われた状態となる。
【0070】
シリコン膜16は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理(例えばソース・ドレインに導入した不純物の活性化アニール処理)で多結晶シリコン膜となり得る。シリコン膜16の膜厚(形成膜厚)は、例えば30〜100nm程度とすることができる。
【0071】
次に、シリコン膜16および金属膜6(積層パターン8aを構成していた金属膜6)をパターニングすることにより、図13〜図15に示されるように、パターニングされた金属膜6およびシリコン膜16からなるゲート電極GEを形成する。このパターニング工程(ゲート電極GE形成工程)は、例えば、フォトリソグラフィ技術を用いてフォトレジストパターン(図示せず)をシリコン膜16上に形成してから、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜16および金属膜6をエッチング(好ましくはドライエッチング)してパターニングすることにより、行うことができる。その後、このフォトレジストパターンは除去される。
【0072】
なお、図13は、ゲート電極GEを形成した段階の半導体装置の要部平面図であり、図14および図15は、ゲート電極GEを形成した段階の半導体装置の要部断面図であるが、図13のA−A線の断面図が図14に対応し、図13のB−B線の断面図が図15に対応する。後述の図16〜図25のうち、図16、図18、図20、図22および図24はA−A線の断面図に対応し、図17、図19、図21、図23および図25はB−B線の断面図に対応しており、図16と図17とは同じ工程段階に対応し、図18と図19とは同じ工程段階に対応し、図20と図21とは同じ工程段階に対応し、図22と図23は同じ工程段階に対応し、図24と図25とは同じ工程段階に対応する。また、図1〜図12の各工程段階では、A−A線の断面とB−B線の断面とは同じ断面構造となるため、図1〜図12は、A−A線での断面図とB−B線での断面図とで共通である。
【0073】
シリコン膜16および金属膜6をパターニングするドライエッチング工程(すなわちゲート電極GEを形成するためのドライエッチング工程)の後に、ゲート電極GEで覆われない部分のHf含有絶縁膜5を除去するためのウェットエッチング行うことが、より好ましい。ゲート電極GEの下部に位置するHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングするためのドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極GEで覆われない部分のHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【0074】
ゲート電極GEは、ゲート電極GEの一部が素子分離領域13上に延在するように形成される。すなわち、ゲート電極GEは、活性領域14上から側壁絶縁膜SW1上および素子分離領域13上にかけて延在するように形成される。
【0075】
ゲート電極GEは、活性領域14(p型ウエルPW)上では、金属膜6と金属膜6上のシリコン膜16とにより構成されているが、素子分離領域13上および側壁絶縁膜SW1上では、ゲート電極GEはシリコン膜16で構成され、金属膜6を有していない。素子分離領域13上に金属膜6が形成されていない分、ゲート電極GEの厚みは、素子分離領域13上よりも活性領域14(p型ウエルPW、チャネル領域)上で厚くなっている。
【0076】
ゲート電極GEのうち、MISFETのゲート電極として機能できるのは活性領域14(p型ウエルPW)上に位置する部分のゲート電極GE(すなわち金属膜6とシリコン膜16との積層膜からなる部分)であり、素子分離領域13上および側壁絶縁膜SW1上に位置する部分のゲート電極GE(すなわち金属膜6が無くシリコン膜16で形成される部分)は、MISFETのゲート電極としては機能しない。このため、ゲート電極GEは、MISFETのゲート電極として機能する部分(すなわち活性領域14上に位置する部分)は金属膜6と金属膜6上のシリコン膜16との積層構造を有しているため、いわゆるメタルゲート電極(金属ゲート電極)とみなすことができる。
【0077】
なお、本願において、金属膜(金属層)とは、金属伝導を示す導電膜(導電層)を言い、単体の金属膜(純金属膜)や合金膜だけでなく、金属伝導を示す金属化合物膜(窒化金属膜や炭化金属膜など)も含むものとする。このため、金属膜6は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜6として特に好ましいのは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜であり、本実施の形態では、加工性が容易なことと、ゲート抵抗の観点から、窒化チタン(TiN)膜を金属膜6として用いている。
【0078】
活性領域14においては、半導体基板1(p型ウエルPW)とゲート電極GEとの間には、界面層2およびHf含有絶縁膜5が介在しており、これ(界面層2およびHf含有絶縁膜5)がMISFETのゲート絶縁膜として機能する。すなわち、活性領域14のp型ウエルPWの表面上に、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEが、ゲート絶縁膜としてのHf含有絶縁膜5を介して形成された状態となる(界面層2を形成した場合はその界面層2も介在する)。Hf含有絶縁膜5は、酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0079】
また、ゲート電極GEは、一部が素子分離領域13上および側壁絶縁膜SW1上にも延在しており、Hf含有絶縁膜5(および界面層2)は、ゲート電極GEと半導体基板1(p型ウエルPW)との間に介在しているが、ゲート電極GEと素子分離領域13との間やゲート電極GEと側壁絶縁膜SW1との間には、Hf含有絶縁膜5(および界面層2)は介在していない。
【0080】
次に、図16(A−A断面)および図17(B−B断面)に示されるように、活性領域14(p型ウエルPW)におけるゲート電極GEの両側の領域(ゲート電極GEで覆われていない領域)に、リン(P)またはヒ素(As)などのn型不純物をイオン注入することにより、n−型半導体領域EXを形成する。n−型半導体領域EX形成用のイオン注入時には、活性領域14の半導体基板1(p型ウエルPW)にゲート電極GEをマスクとしてイオン注入する。このため、n−型半導体領域EXは、ゲート電極GEに整合して形成され、ゲート電極GEの直下には、n−型半導体領域EXは形成されない。
【0081】
次に、図18(A−A断面)および図19(B−B断面)に示されるように、ゲート電極GEの側壁上に、絶縁体(絶縁膜)からなるサイドウォール(サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW2を形成する。例えば、半導体基板1上に、ゲート電極GE、素子分離領域13および側壁絶縁膜SW1を覆うように、酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング(エッチバック)することによって、ゲート電極GEの側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールSW2を形成することができる。なお、図面の簡略化のために、図21では、サイドウォールSW2を構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。また、ゲート電極GEの側壁上にサイドウォールSW2を形成する際に、側壁絶縁膜SW1の側面(素子分離領域13にもゲート電極GEにも隣接していない側面)上に、サイドウォールSW2が形成される場合もあり得る。
【0082】
次に、活性領域14(p型ウエルPW)にn+型半導体領域SDをイオン注入により形成する。
【0083】
n+型半導体領域SDは、活性領域14(p型ウエルPW)におけるゲート電極GEおよびサイドウォールSW2の両側の領域に、リン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、形成することができる。n+型半導体領域SDは、n−型半導体領域EXよりも不純物濃度が高くかつ接合深さが深い。このn+型半導体領域SD形成用のイオン注入時には、活性領域14の半導体基板1(p型ウエルPW)に、ゲート電極GEおよびその側壁上のサイドウォールSW2をマスクとしてイオン注入する。このため、n−型半導体領域EXは、ゲート電極GEに整合して形成され、n+型半導体領域SDは、ゲート電極GEの側壁上に形成されたサイドウォールSW2に整合して形成され、ゲート電極GEおよびサイドウォールSW2の直下には、n+型半導体領域SDは形成されない。
【0084】
nチャネル型MISFETのゲート電極GEを構成するシリコン膜16は、n−型半導体領域EX形成用のイオン注入工程やn+型半導体領域SD形成用のイオン注入工程でn型の不純物が導入されて、n型のシリコン膜となり得る。
【0085】
n+型半導体領域SD形成用のイオン注入を行った後、導入した不純物の活性化のための熱処理(アニール処理、活性化アニール)を行う。この熱処理により、n−型半導体領域EX、n+型半導体領域SDおよびシリコン膜16などに導入されている不純物を活性化することができる。この熱処理は、例えば、900℃〜1100℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【0086】
このようにして、図18(A−A断面図)および図19(B−B断面図)に示されるような構造が得られ、活性領域14に、電界効果トランジスタとしてnチャネル型MISFETQnが形成される。
【0087】
ゲート電極GEがnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GEの下のHf含有絶縁膜5(およびその下の界面層2)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SDおよびn−型半導体領域EXにより形成される。
【0088】
次に、サリサイド(Salicide:Self Aligned Silicide)プロセスにより、ソース・ドレインを構成するn+型半導体領域SDの上部(上層部分)や、ゲート電極GEを構成するシリコン膜16の上部(上層部分)に、コバルトシリサイドまたはニッケルシリサイドなどからなる金属シリサイド層18を形成する。図20(A−A断面)および図21(B−B断面)には、金属シリサイド層18が形成された状態が示されている。金属シリサイド層18を形成するには、例えばニッケル(Ni)膜またはコバルト(Co)膜のような金属膜を半導体基板1に堆積して熱処理することによって、金属シリサイド層18を形成し、その後、未反応の金属膜を除去する。金属シリサイド層18を形成することにより、拡散抵抗やコンタクト抵抗などを低抵抗化することができるが、場合によっては、金属シリサイド層18の形成を省略することもできる。また、ゲート電極GE(を構成するシリコン膜16)上に金属シリサイド層18を形成した場合には、ゲート電極GE上に形成されている金属シリサイド層18を、ゲート電極GEの一部とみなすこともできる。
【0089】
次に、図22(A−A断面)および図23(B−B断面)に示されるように、半導体基板1の主面上に、素子分離領域13、ゲート電極GEおよびサイドウォールSW2を覆うように、絶縁膜(層間絶縁膜)21を形成する。絶縁膜21は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜21の形成後、絶縁膜21の表面(上面)を、例えばCMP法を使用して平坦化する。
【0090】
次に、絶縁膜21上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜21をドライエッチングすることにより、絶縁膜21にコンタクトホール(貫通孔、孔)CTを形成する。コンタクトホールCTは、n+型半導体領域SDや、ゲート電極GEの上部などに形成される。
【0091】
次に、コンタクトホールCT内に、タングステン(W)などからなる導電性のプラグ(接続用導体部)PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCTの内部(底部および側壁上)を含む絶縁膜21上に、バリア導体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCTを埋めるように形成し、絶縁膜21上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、プラグPGは、プラグPGを構成するバリア導体膜および主導体膜(タングステン膜)を一体化して示してある。プラグPGは、その底部でn+型半導体領域SDの表面上の金属シリサイド層18や、ゲート電極GE上の金属シリサイド層18などと接して、電気的に接続される。
【0092】
次に、図24(A−A断面)および図25(B−B断面)に示されるように、プラグPGが埋め込まれた絶縁膜21上に、絶縁膜22を形成する。絶縁膜22は、複数の絶縁膜の積層膜で形成することもできる。
【0093】
次に、シングルダマシン法により第1層目の配線である配線M1を形成する。具体的には、次のようにして配線M1を形成することができる。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜22の所定の領域に配線溝を形成した後、配線溝の底部および側壁上を含む絶縁膜22上にバリア導体膜(例えば窒化チタン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成して、銅めっき膜により配線溝の内部を埋め込む。それから、配線溝以外の領域の主導体膜(銅めっき膜およびシード層)とバリアメタル膜をCMP法により除去して、配線溝に埋め込まれ銅を主導電材料とする第1層目の配線M1を形成する。図面の簡略化のために、配線M1は、配線M1を構成するバリア導体膜、シード層および銅めっき膜を一体化して示してある。
【0094】
配線M1は、プラグPGを介してnチャネル型MISFETQnのソースまたはドレイン用のn+型半導体領域SDなどと電気的に接続されている。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【0095】
以上のようにして、本実施の形態の半導体装置が製造される。
【0096】
次に、本実施の形態の半導体装置の主要な特徴と効果について説明する。
【0097】
本実施の形態では、nチャネル型MISFETQnのゲート電極GEは、ゲート絶縁膜(ここでは界面層2およびHf含有絶縁膜5)上に位置する金属膜6を有しており、いわゆるメタルゲート電極(金属ゲート電極)である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、MISFET素子の小型化(ゲート絶縁膜の薄膜化)も可能になる。
【0098】
また、本実施の形態では、nチャネル型MISFETQnのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜5を用いている。すなわち、酸化シリコンより誘電率(比誘電率)の高い材料膜、いわゆるHigh−k膜(高誘電率膜)であるHf含有絶縁膜5を、nチャネル型MISFETQnのゲート絶縁膜に用いている。このため、nチャネル型MISFETQnのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Hf含有絶縁膜5の物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【0099】
また、本実施の形態では、nチャネル型MISFETQnのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜5に希土類元素を導入しているので、nチャネル型MISFETQnを低しきい値化することができる。ここで、MISFETのしきい値電圧の絶対値を低く(小さく)することを、「低しきい値化」と呼ぶものとする。また、Hfを主成分として含有するゲート絶縁膜(高誘電率ゲート絶縁膜)を、Hf系ゲート絶縁膜(Hf系高誘電率ゲート絶縁膜)と呼ぶものとする。
【0100】
nチャネル型MISFETのHf系の高誘電率ゲート絶縁膜に、低しきい値化用の元素として希土類元素を導入することで低しきい値化を図ることができるが、本発明者の検討によれば、Hf系の高誘電率ゲート絶縁膜に導入された希土類元素が、素子分離領域を構成する酸化シリコン膜中に拡散することで、Hf系の高誘電率ゲート絶縁膜中の希土類濃度が減少し、低しきい値化の効果が薄れる虞があることが分かった。このことについて、図26および図27の比較例の半導体装置を参照しながら説明する。
【0101】
図26および図27は、比較例の半導体装置の要部断面図である。図26は、比較例の半導体装置において、ゲート電極GE101をゲート長方向に横切る断面(上記A−A線に相当する位置での断面)が示され、図27は、比較例の半導体装置において、ゲート電極GE101をゲート幅方向に横切る断面(上記B−B線に相当する位置での断面)が示されている。
【0102】
図26および図27に示される比較例の半導体装置においては、半導体基板101に素子分離領域113が形成され、素子分離領域113で規定された半導体基板101の活性領域にp型ウエルPW101が形成されている。p型ウエルPW101上には、界面層102およびHf含有絶縁膜105を介して、ゲート電極GE101が形成されている。ゲート電極GE101は、金属膜106とその上のシリコン膜116との積層構造を有しており、いわゆるメタルゲート電極であり、nチャネル型MISFETQn101のゲート電極(メタルゲート電極)として機能する。ゲート電極GE101とp型ウエルPW101との間に介在する界面層102およびHf含有絶縁膜105は、nチャネル型MISFETQn101のゲート絶縁膜として機能する。界面層102、Hf含有絶縁膜105、金属膜106およびシリコン膜116は、それぞれ、上記界面層2、Hf含有絶縁膜5、金属膜6およびシリコン膜16と同様の材料膜であるため、ここではその繰り返しの説明は省略する。ゲート電極GE101の側壁上には、上記サイドウォールSW2に相当するサイドウォールSW102が形成され、p型ウエルPWには、nチャネル型MISFETQn101のソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SD101およびn−型半導体領域EX101により形成されている。
【0103】
図26および図27に示される比較例の半導体装置においては、半導体基板101に素子分離領域113が形成されているが、この素子分離領域113は、STI(Shallow Trench Isolation)法により形成されており、半導体基板101に溝(素子分離溝)111を形成してこの溝111に酸化シリコン膜を埋め込むことで形成されている。本実施の形態とは異なり、図26および図27に示される比較例の半導体装置では、素子分離領域113の上面の高さは、半導体基板101の主面(表面)とほぼ同じ高さであり、上記側壁絶縁膜SW1に相当するものは形成されていない。
【0104】
ゲート電極は、一部が素子分離領域上にも延在していることが一般的である。これは、ゲート電極上にコンタクトホールを形成して、このコンタクトホールに埋め込んだプラグとゲート電極とを接続する場合、素子分離領域上に位置する部分のゲート電極上にコンタクトホール(およびそれを埋めるプラグ)を配置するためである。また、一本のゲート電極が複数のMISFETのゲート電極を兼ねる場合には、MISFET間の素子分離領域上をゲート電極が延在する必要がある。このため、図26および図27に示される比較例の半導体装置においても、ゲート電極GE101は、図27からも分かるように、一部が素子分離領域113上に延在している。
【0105】
界面層102は、熱酸化で形成したため、活性領域の半導体基板101の表面に形成される。Hf含有絶縁膜105は、上記Hf含有絶縁膜5と同様の手法により形成されており、具体的には、半導体基板1の主面上にHf含有膜(例えばHfSiON膜、HfSiO膜、HfON膜またはHfO膜)と希土類含有膜(例えば酸化ランタン膜)とを下から順に形成してから、これらを熱処理で反応させることで形成している。このHf含有膜と希土類含有膜とは、半導体基板101の活性領域上だけでなく、素子分離領域113上にも形成されるため、Hf含有絶縁膜105は、素子分離領域113上にも形成されることになる。このため、Hf含有絶縁膜105形成後に、ゲート電極GE101を、ゲート電極GE101の一部が素子分離領域113上にも延在するように形成すると、図27に示されるように、ゲート電極GE101と素子分離領域113との間にもHf含有絶縁膜105が介在した状態となる。
【0106】
図26および図27に示される比較例の半導体装置においては、nチャネル型MISFETQn101のHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜105に、低しきい値化用の元素として希土類元素が導入されているため、希土類元素が導入されていない場合に比べて、nチャネル型MISFETQn101を低しきい値化することができる。しかしながら、Hf含有絶縁膜105に導入された希土類元素は、素子分離領域113を構成する酸化シリコン膜中に拡散しやすい性質を有している。これは、希土類元素が導入されたHf系ゲート絶縁膜が酸化シリコン膜に接していると、Hf系ゲート絶縁膜に導入されている希土類元素が酸化シリコン膜側に拡散しやすいことに加えて、素子分離領域を構成する酸化シリコン膜は、体積が大きいため、希土類元素を吸収する許容量が大きく、Hf系ゲート絶縁膜に導入されている希土類元素が、素子分離領域に多量に拡散してしまうためである。Hf含有絶縁膜105に導入された希土類元素が素子分離領域113に拡散する現象は、ソース・ドレイン領域形成後の活性化アニール(導入した不純物の活性化のための熱処理)の際に、特に生じやすい。
【0107】
このため、図26および図27に示される比較例の半導体装置においては、素子分離領域113上に位置する部分とその近傍のHf含有絶縁膜105は、希土類元素が素子分離領域113に拡散したことで、希土類濃度が低下してしまう。このため、p型ウエルPW101上に位置するHf含有絶縁膜105は、全体がnチャネル型MISFETQn101のゲート絶縁膜として機能するが、素子分離領域113に隣接する領域RG(図27に示されている)において、希土類濃度が低下してしまう。
【0108】
素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下すると、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果が薄れ、nチャネル型MISFETQn101のしきい値電圧の絶対値が大きくなってしまう虞がある。
【0109】
それに対して、本実施の形態の半導体装置においては、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が形成されている。そして、この側壁絶縁膜SW1は窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1が介在している。
【0110】
本実施の形態の半導体装置では、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1が介在している。側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5が側壁絶縁膜SW1に隣接していたとしても、Hf含有絶縁膜5から側壁絶縁膜SW1へは、希土類元素は拡散しにくい。
【0111】
これは、希土類元素が導入されたHf系ゲート絶縁膜が酸化シリコン膜に接していると、Hf系ゲート絶縁膜に導入されている希土類元素が酸化シリコン膜側に拡散しやすいのに比べて、希土類元素が導入されたHf系ゲート絶縁膜が窒化シリコン膜または酸窒化シリコン膜に接していても、Hf系ゲート絶縁膜に導入されている希土類元素は窒化シリコン膜または酸窒化シリコン膜側に拡散しにくいためである。
【0112】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1を形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1を介在させることで、側壁絶縁膜SW1を希土類元素(低しきい値化用の元素)の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0113】
また、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるが、窒化シリコンで構成されていればより好ましく、これは、希土類元素が導入されたHf系ゲート絶縁膜が窒化シリコン膜に接している場合と酸窒化シリコン膜に接している場合とを比べると、窒化シリコン膜の方がHf系ゲート絶縁膜に導入されている希土類元素が拡散しにくいためである。
【0114】
図28は、nチャネル型MISFETのしきい値電圧のチャネル幅に対する依存性を示すグラフである。図28のグラフの縦軸は、nチャネル型MISFETのしきい値電圧に対応し、任意単位(arbitrary unit)で示されており、図28のグラフの横軸は、nチャネル型MISFETのチャネル幅に対応し、任意単位(arbitrary unit)で示されている。図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されていない場合を、図28のグラフで「比較例1」として一点鎖線で示し、図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されている場合を、図28のグラフで「比較例2」として点線で示してある。また、本実施の形態の半導体装置の構造の場合(Hf含有絶縁膜5に希土類元素が導入されている)を、図28のグラフで「本実施の形態」として実線で示してある。
【0115】
図26および図27の比較例の半導体装置の構造において、Hf含有絶縁膜105に希土類元素が導入されていない場合は、図28のグラフにおいて一点鎖線で示されるように、しきい値電圧が高くなる。それに対して、nチャネル型MISFETのHf系の高誘電率ゲート絶縁膜(Hf含有絶縁膜5,105)に希土類元素を導入することで、図28のグラフの点線(比較例1)および実線(本実施の形態)で示されるように、nチャネル型MISFETのしきい値電圧の絶対値を低くすることができる。しかしながら、比較例2(図26および図27の比較例の半導体装置の構造)の場合には、チャネル幅がある程度大きいときには、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果を得られるが、チャネル幅が小さくなるにしたがって、低しきい値化の効果は小さくなっていき、比較例1(Hf含有絶縁膜105に希土類元素を導入していない場合)のしきい値電圧に近づいていく。これは、図26および図27の比較例の半導体装置の構造の場合は、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下するため、チャネル幅が小さくなるほど、ゲート絶縁膜と機能する部分のHf含有絶縁膜105のうち、希土類濃度が低下した部分が占める割合が大きくなるためと考えられる。
【0116】
すなわち、チャネル幅が十分に大きい場合は、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜105全体から見ると、希土類濃度の低下はわずかであるため、その影響は小さく、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果を十分に得ることができる。しかしながら、チャネル幅が小さくなってくると、素子分離領域113に隣接する領域RGにおいてHf含有絶縁膜105の希土類濃度が低下したことによる影響が、ゲート絶縁膜として機能する部分のHf含有絶縁膜105全体から見て相対的に大きくなってくるため、Hf含有絶縁膜105に希土類元素を導入したことによる低しきい値化の効果が低下し、比較例1のしきい値電圧に近づいていく。このため、図26および図27の比較例の半導体装置の構造では、しきい値電圧のチャネル幅依存性が大きくなってしまう。
【0117】
それに対して、本実施の形態では、上述のように、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。このため、図28のグラフの実線で示されるように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、本実施の形態では、しきい値電圧のチャネル幅依存性を小さくすることができる。本実施の形態は、MISFETのチャネル幅が1μm以下の場合に適用すれば特に有効であり、これは、以下の実施の形態2〜4においても同様である。
【0118】
また、nチャネル型MISFETを低しきい値化するには、nチャネル型MISFET用のHf系ゲート絶縁膜に希土類元素(特にランタン)を導入することが非常に有効であるが、希土類元素以外でも、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素であれば、nチャネル型MISFET用のHf系ゲート絶縁膜に導入することで、nチャネル型MISFETの低しきい値化を図ることができる。このため、本実施の形態において、希土類含有膜4の代わりに、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を主成分として含有する材料膜を用いることができ、この場合には、形成されたHf含有絶縁膜5は、低しきい値化用の元素として、希土類元素の代わりに、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を含有したものとなる。このため、本実施の形態は、希土類含有膜4の代わりに1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を主成分として含有する材料膜を用いた場合、すなわちHf含有絶縁膜5が、低しきい値化用の元素として、希土類元素の代わりに1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素を含有する場合にも有効であり、これは、以下の実施の形態2〜4でも同様である。但し、nチャネル型MISFETをより的確に低しきい値化するためには、Hf含有絶縁膜5に導入された低しきい値化用の元素は、希土類元素またはMg(マグネシウム)が好ましく、Mg(マグネシウム)よりも希土類元素がより好ましく、希土類元素の中でもLa(ランタン)が特に好ましい。
【0119】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図29〜図32は、本実施の形態の変形例の半導体装置の製造工程中の要部断面図であり、pチャネル型MISFETを形成する場合が示されている。図29は上記図2に対応し、図30は上記図3に対応し、図31は上記図24に対応し、図32は上記図25に対応している。
【0120】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0121】
図29に示されるように、上記p型ウエルPWの代わりにn型ウエルNWを形成するが、n型ウエルNWは、p型ウエルPWと導電型が逆(反対)であること以外は、形成法や構成はp型ウエルPWと同様である。
【0122】
また、図29に示されるように、Hf含有膜3上に、上記希土類含有膜4の代わりに材料膜4aを形成する。材料膜4aは、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)のうちの少なくとも一種を含有する材料膜である。材料膜4aとしては、安定性の観点から酸化膜(酸化アルミニウム膜、酸化チタン膜または酸化タンタル膜)が好ましいが、それ以外にも酸窒化膜(酸窒化アルミニウム膜、酸窒化チタン膜または酸窒化タンタル膜)または金属の単体膜(アルミニウム膜、チタン膜またはタンタル膜)とすることもできる。材料膜4aは、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.5nm程度とすることができる。
【0123】
上記希土類含有膜4の代わりに材料膜4aを形成した後、上記熱処理(Hf含有膜3と上記希土類含有膜4とを反応させる熱処理)と同様の熱処理を行うが、この熱処理により、Hf含有膜3と材料膜4aとが反応(混合、ミキシング、相互拡散)して、図30に示されるように、Hf含有膜3と材料膜4aとの反応層(混合層、ミキシング層)であるHf含有絶縁膜5aが形成される。すなわち、上記Hf含有絶縁膜5の代わりにHf含有絶縁膜5aが形成される。
【0124】
図30のHf含有絶縁膜5aと上記図3のHf含有絶縁膜5との相違点は、上記図3のHf含有絶縁膜5が、低しきい値化用の元素として希土類元素を含有していたのに対して、図30のHf含有絶縁膜5aは、低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していることである。希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していること以外については、図30のHf含有絶縁膜5aは上記図3のHf含有絶縁膜5と同様の構成を有しているので、ここではその繰り返しの説明は省略する。Hf含有絶縁膜5と同様、Hf含有絶縁膜5aも、酸化シリコンよりも誘電率が高く、いわゆるHigh−k膜(高誘電率膜)である。
【0125】
その後、n−型半導体領域EXの代わりにp−型半導体領域EXaを形成し、n+型半導体領域SDの代わりにp+型半導体領域SDaを形成するが、p−型半導体領域EXaは、n−型半導体領域EXと導電型が逆であること以外は、形成法や構成はn−型半導体領域EXと同様であり、p+型半導体領域SDaは、n+型半導体領域SDと導電型が逆であること以外は、形成法や構成はn+型半導体領域SDと同様である。
【0126】
このようにして、上記図24(A−A断面)および図25(B−B断面)にそれぞれ対応する図31(A−A断面)および図32(B−B断面)の構造が得られる。
【0127】
上記図24および図25の半導体装置に対する図31および図32の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、それぞれn型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素(希土類元素)をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図31および図32の半導体装置の他の構成は、上記図24および図25の半導体装置とほぼ同様である。
【0128】
なお、ゲート絶縁膜として機能する部分のHf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5であり、チャネル(nチャネル型MISFETQnのチャネル領域)上に位置する部分のHf含有絶縁膜5でもある。また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aは、ゲート電極GEと半導体基板1の活性領域14(n型ウエルNW)との間に位置する部分のHf含有絶縁膜5aであり、チャネル(pチャネル型MISFETQpのチャネル領域)上に位置する部分のHf含有絶縁膜5aでもある。このことは、以下の実施の形態2〜4でも同様である。
【0129】
nチャネル型MISFETQnが形成された上記図24および図25の半導体装置の場合、Hf含有絶縁膜5から素子分離領域13への拡散が側壁絶縁膜SW1によって防止される、Hf含有絶縁膜5が含有する低しきい値化用の元素は、希土類元素であった。一方、pチャネル型MISFETQpが形成された上記図31および図32の半導体装置の場合、Hf含有絶縁膜5aから素子分離領域13への拡散が側壁絶縁膜SW1によって防止される、Hf含有絶縁膜5aが含有する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)である。
【0130】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。従って、半導体装置の性能を向上させることができる。
【0131】
pチャネル型MISFETを低しきい値化する(すなわちしきい値電圧の絶対値を小さくする)には、pチャネル型MISFET用のHf系ゲート絶縁膜にAl(アルミニウム)、Ti(チタン)またはTa(タンタル)の少なくとも1種を導入することが有効である。但し、nチャネル型MISFETをより的確に低しきい値化するためには、Hf含有絶縁膜5aに導入する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)のうちでも、Al(アルミニウム)が特に好ましく、これは、以下の実施の形態2〜4でも同様である。
【0132】
上述のように、nチャネル型MISFET用のHf系ゲート絶縁膜(Hf含有絶縁膜5)が含有する低しきい値化用の元素は、1族(Ia族)、2族(IIa族)または3族(IIIa族)のいずれかに属する元素であり、希土類元素またはMg(マグネシウム)が好ましく、希土類元素がより好ましく、La(ランタン)が特に好ましい。また、pチャネル型MISFET用のHf系ゲート絶縁膜(Hf含有絶縁膜5a)が含有する低しきい値化用の元素は、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)であり、Al(アルミニウム)が特に好ましい。これらの低しきい値化用の元素をHf系ゲート絶縁膜に導入した場合、上記図26および図27に示される比較例の半導体装置の構造であれば、Hf系ゲート絶縁膜に導入した低しきい値化用の元素が素子分離領域113に拡散する課題が生じ得る。このため、これらの低しきい値化用の元素をHf系ゲート絶縁膜(Hf含有絶縁膜5またはHf含有絶縁膜5a)に導入する場合には、本実施の形態および以下の実施の形態2〜4のような半導体装置の構造や製造工程を適用することで、Hf系ゲート絶縁膜に導入した低しきい値化用の元素が素子分離領域に拡散することに起因した課題を解決することができる。
【0133】
また、半導体基板1上にnチャネル型MISFETとpチャネル型MISFETの両方を形成した半導体装置、すなわち、CMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置に本実施の形態および以下の実施の形態2〜4を適用することもできる。
【0134】
また、側壁絶縁膜SW1の厚み(幅)T1は、5nm以上(すなわちT1≧5nm)が好ましい。ここで、側壁絶縁膜SW1の厚みT1は、図7、図24および図25にも示されており、半導体基板1の主面に平行な方向の厚みに対応している。側壁絶縁膜SW1の厚みT1は、絶縁膜9の堆積膜厚によって制御することができる。側壁絶縁膜SW1の厚みT1を5nm以上とすることで、Hf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを、側壁絶縁膜SW1によって的確に防止できるようになる。また、側壁絶縁膜SW1の厚みT1を大きくしすぎると、半導体装置の小型化(小面積化)に不利となるため、側壁絶縁膜SW1の厚みT1を5〜10nmとすれば(すなわち10nm≧T1≧5nmとすれば)より好ましく、これにより、低しきい値化用の元素が素子分離領域13に拡散するのを側壁絶縁膜SW1によって防止する効果を的確に得た上で、半導体装置の小型化(小面積化)を図ることもできる。このことは、後述の実施の形態2の側壁絶縁膜SW1の厚みや後述の実施の形態3の側壁絶縁膜SW1aの厚みについても同様である。
【0135】
また、本実施の形態の製造工程は、先に界面層2、Hf含有膜3および希土類含有膜4を形成することでHf含有絶縁膜5を形成してから、積層パターン8などを形成している。このため、清浄なゲート絶縁膜(Hf含有絶縁膜5)を形成しやすいという利点もある。
【0136】
(実施の形態2)
本実施の形態2の半導体装置の製造工程を図面を参照して説明する。図33〜図47は、本実施の形態の半導体装置の製造工程中の要部断面図または要部平面図である。図33〜図47のうち、図33〜図42および図44〜図47は要部断面図であり、図43は要部平面図である。なお、上記実施の形態1と同様、本実施の形態でも、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0137】
まず、図33に示されるように、上記実施の形態1と同様に、半導体基板1のnチャネル型MISFETを形成する領域にp型ウエルPWを形成する。
【0138】
次に、半導体基板1の表面上(すなわちp型ウエルPWの表面上)に、絶縁膜31および絶縁膜32を、下から順に形成する。絶縁膜31は、好ましくは酸化シリコン膜からなり、熱酸化法などにより形成することができる。絶縁膜32は、好ましくは窒化シリコン膜からなり、上記実施の形態1の絶縁膜7と同様の手法により、形成することができる。絶縁膜32は、絶縁膜31よりも厚く、絶縁膜31の膜厚(形成膜厚)は、例えば2〜10nm程度とすることができ、絶縁膜32の膜厚(形成膜厚)は、例えば30〜100nm程度とすることができる。絶縁膜31は、その形成を省略することもでき、その場合には、半導体基板1の表面上に絶縁膜32が形成される。
【0139】
絶縁膜32は、窒化シリコン膜が好ましいが、他の材料膜とすることもできる。但し、後述の図39の工程で素子分離領域13および側壁絶縁膜SW1のエッチングを抑制しながら絶縁膜32を選択的に除去できるように、絶縁膜32を選択する必要がある。
【0140】
次に、図34に示されるように、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜32,31をパターニングする。
【0141】
この際、絶縁膜32上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて絶縁膜32および絶縁膜31をエッチングし、その後、このフォトレジストパターンを除去すればよい。あるいは、絶縁膜32上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて絶縁膜32をエッチングしてから、このフォトレジストパターンを除去した後、残存する絶縁膜32をエッチングマスク(ハードマスク)として用いて絶縁膜31をエッチングすることもできる。
【0142】
絶縁膜32,31をパターニングしたことにより、絶縁膜31および絶縁膜32が下から順に積層された積層パターン(積層膜パターン、材料膜パターン)8bが形成される。積層パターン8bを形成した領域は、後述の活性領域14となるため、活性領域14とすべき領域に、積層パターン8bを形成しておく。絶縁膜31の形成を省略した場合には、積層パターン8bは、絶縁膜32の単体膜により形成される。積層パターン8bは、半導体基板1上に形成した材料膜(ここでは絶縁膜31,32の積層膜または絶縁膜32の単体膜)をパターニングすることで形成されているので、材料膜パターンとみなすことができる。
【0143】
次に、図35に示されるように、積層パターン8bの側壁上に側壁絶縁膜SW1を形成する。側壁絶縁膜SW1の形成法は、上記実施の形態1と同様である。上記実施の形態1と相違しているのは、上記実施の形態1では、界面層2、Hf含有絶縁膜5、金属膜6および絶縁膜7からなる積層パターン8の側壁上に側壁絶縁膜SW1が形成されていたのに対して、本実施の形態では、絶縁膜膜31および絶縁膜32からなる積層パターン8bの側壁上に側壁絶縁膜SW1が形成されていることである。側壁絶縁膜SW1は、積層パターン8bの側壁上に、サイドウォールスペーサ状に形成される。側壁絶縁膜SW1は、上記実施の形態1と同様に、窒化シリコンまたは酸窒化シリコンからなり、より好ましくは窒化シリコンからなる。
【0144】
側壁絶縁膜SW1用の窒化シリコン膜は、熱CVD法またはプラズマCVD法で形成することができるが、成膜温度や成膜時の圧力などを調整することにより、絶縁膜32に比べて、ウェットエッチング耐性が高い膜とする。
【0145】
次に、図36に示されるように、積層パターン8b(の絶縁膜膜32)と側壁絶縁膜SW1とをエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。この溝11は、側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に整合して形成される。
【0146】
次に、上記実施の形態1と同様にして、素子分離領域13を形成する。
【0147】
素子分離領域13の形成法は、上記実施の形態1と同様である。すなわち、まず、図37に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8bおよび側壁絶縁膜SW1を覆うように形成される。それから、図38に示されるように、CMPにより、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8bの最上層の絶縁膜32の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図38にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8bの上面(すなわち絶縁膜32の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8b(の絶縁膜32)が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。
【0148】
素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に接した状態となる。側壁絶縁膜SW1は、積層パターン8bと素子分離領域13とに挟まれた状態になっている。
【0149】
側壁絶縁膜SW1は、積層パターン8bの側壁に形成したが、素子分離領域13が側壁絶縁膜SW1に接する(隣接する)ように形成されるため、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に側壁絶縁膜SW1が形成されている状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8bとその側壁上の側壁絶縁膜SW1とを形成した領域に対応している。
【0150】
次に、積層パターン8bの絶縁膜32をウェットエッチングによって選択的に除去する。この際、絶縁膜32を、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および積層パターン8bの絶縁膜31に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1、素子分離領域13(酸化シリコン膜12)および絶縁膜31の各エッチング速度よりも、絶縁膜32のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜32をウェットエッチングする。これにより、絶縁膜32を選択的に除去し、側壁絶縁膜SW1および素子分離領域13を残すことができる。
【0151】
絶縁膜32と側壁絶縁膜SW1とをいずれも窒化シリコンにより形成した場合には、上述のように、側壁絶縁膜SW1形成用の窒化シリコン膜(上記絶縁膜9に対応)の成膜条件と、絶縁膜32(窒化シリコン膜)の成膜条件とを制御することにより、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜32を選択的にエッチングすることが可能になる。例えば、成膜温度などの成膜条件を調整することで、絶縁膜32(窒化シリコン膜)よりも側壁絶縁膜SW1形成用の窒化シリコン膜(上記絶縁膜9に対応)をより緻密な膜とし、それによって、側壁絶縁膜SW1のエッチングを抑えながら、絶縁膜32を選択的にエッチングすることが可能になる。
【0152】
次に、絶縁膜32を除去したことによって露出した絶縁膜31を、ウェットエッチングによって選択的に除去する。この際、絶縁膜31を、側壁絶縁膜SW1に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、側壁絶縁膜SW1のエッチング速度よりも、絶縁膜31のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜31をウェットエッチングする。図39には、絶縁膜32および絶縁膜31を除去した状態(すなわち積層パターン8bを除去した状態)が示されている。
【0153】
絶縁膜31を酸化シリコン膜で形成した場合には、絶縁膜31をエッチングする際に、素子分離領域13が若干エッチングされる場合もある。しかしながら、絶縁膜31の形成厚みは絶縁膜32の形成厚みよりも薄かったため、絶縁膜32のエッチング工程に比べて、絶縁膜31のエッチング工程は、エッチング対象膜のエッチング量(エッチング厚み)が少なくて済む。このため、絶縁膜31のエッチング工程(除去工程)において、素子分離領域13のエッチング量を抑制することができる。このため、素子分離領域13の上部が半導体基板1から突出し、半導体基板から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が配置されている状態は維持される。
【0154】
また、他の形態として、素子分離領域13形成後の絶縁膜32のエッチング工程を、ドライエッチングによって行うこともでき、また、素子分離領域13形成後でかつ絶縁膜32除去後の絶縁膜31のエッチング工程を、ドライエッチングによって行うこともできる。但し、これらのエッチング工程(絶縁膜32のエッチング工程および絶縁膜31のエッチング工程)をウェットエッチングによって行えば、エッチング選択比を高くしやすいので、より好ましい。
【0155】
絶縁膜32,31を除去したこと(すなわち積層パターン8bを除去したこと)により、図39に示されるように、凹部(窪み部)15aが形成される。この凹部15aは、積層パターン8bを除去するまで積層パターン8bが存在していた空間である。凹部15aの底面は半導体基板1(p型ウエルPW)の表面で形成され、凹部15aの側面は、側壁絶縁膜SW1の側面(積層パターン8bを除去するまでその積層パターン8bに接していた側面)により形成される。
【0156】
次に、図40に示されるように、半導体基板1の表面(すなわち活性領域14のp型ウエルPWの表面)上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層2を形成する。界面層2の形成法は、上記実施の形態1と同様である。但し、上記実施の形態1では、素子分離領域13および側壁絶縁膜SW1の形成前に界面層2を形成するため、界面層2形成時には、上記図2のように、半導体基板1の主面全体に界面層2を形成していた。それに対して、本実施の形態では、素子分離領域13および側壁絶縁膜SW1の形成後に界面層2を形成するため、界面層2は、凹部15aの底面で露出する半導体基板1(ここではp型ウエルPW)の表面に形成され、素子分離領域13上および側壁絶縁膜SW1上には形成されない。
【0157】
次に、半導体基板1の主面上にHf含有膜3を形成する。Hf含有膜3の構成および形成法は、上記実施の形態1と同様である。Hf含有膜3は、半導体基板1の主面全体に形成されるため、界面層2が形成されている領域(すなわち凹部15aの底面)では、その界面層2上にHf含有膜3が形成され、界面層2が形成されていない素子分離領域13および側壁絶縁膜SW1では、素子分離領域13および側壁絶縁膜SW1上にHf含有膜3が形成される。
【0158】
次に、半導体基板1の主面上に、すなわちHf含有膜3上に、Hf含有膜3に接するように、希土類含有膜4を形成する。希土類含有膜4の構成および形成法は、上記実施の形態1と同様である。
【0159】
これにより、凹部15aの底面(活性領域14)では、半導体基板1(p型ウエルPW)上に界面層2、Hf含有膜3および希土類含有膜4が下から順に積層された状態となり、素子分離領域13および側壁絶縁膜SW1上では、Hf含有膜3および希土類含有膜4が下から順に積層された状態となる。
【0160】
次に、半導体基板1に対して熱処理を施す。この熱処理工程は、上記実施の形態1で希土類含有膜4形成後に行う熱処理(すなわちHf含有絶縁膜5を形成するための熱処理)と同様に行うことができる。
【0161】
この熱処理により、Hf含有膜3と希土類含有膜4とが反応(混合、ミキシング、相互拡散)して、図41に示されるように、Hf含有膜3と希土類含有膜4との反応層(混合層、ミキシング層)であるHf含有絶縁膜5が形成される。すなわち、希土類含有膜4の希土類元素がHf含有膜3に導入されて、Hf含有膜3が、Hf含有絶縁膜5となる。
【0162】
上記実施の形態1においては、Hf含有絶縁膜5を形成した後に、このHf含有絶縁膜5などをパターニングして積層パターン8を形成してから、積層パターン8で覆われていない領域に、側壁絶縁膜SW1および素子分離領域13を形成していた。このため、上記実施の形態1においては、素子分離領域13上および側壁絶縁膜SW1上には、Hf含有絶縁膜5は形成されない。一方、本実施の形態においては、側壁絶縁膜SW1および素子分離領域13を形成した後に、Hf含有膜3および希土類含有膜4を形成してこれらを反応させることでHf含有絶縁膜5を形成する。このため、本実施の形態においては、図41に示されるように、Hf含有絶縁膜5は、凹部15aの底面(活性層14)の半導体基板1(p型ウエルPW)上に形成される(界面層2を形成した場合は界面層2を介して形成される)だけでなく、素子分離領域13上および側壁絶縁膜SW1上にも、Hf含有絶縁膜5が形成される。すなわち、素子分離領域13で囲まれ、かつ側壁絶縁膜SW1で覆われていない領域(活性領域14)の半導体基板1(p型ウエルPW)上に、Hf含有絶縁膜5が形成され、このHf含有絶縁膜5は、側壁絶縁膜SW1上および素子分離領域13上にも形成される。
【0163】
Hf含有膜3を形成する前に界面層2を形成した場合には、Hf含有絶縁膜5を形成するための熱処理時には、Hf含有膜3と下部の界面層2との反応を抑制して、界面層2としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、凹部15aの底面(活性領域14)において、Hf含有絶縁膜5と半導体基板1(p型ウエルPW)との間に界面層2としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。但し、希土類含有膜4からの希土類が界面層2に多少導入される場合もある。
【0164】
Hf含有絶縁膜5の組成については、上記実施の形態1と基本的には同じであるので、ここではその繰り返しの説明は省略する。
【0165】
次に、図42に示されるように、半導体基板1の主面上に、すなわちHf含有絶縁膜5上に、メタルゲート(金属ゲート電極)用の金属膜6を形成する。金属膜6の構成および形成法は、上記実施の形態1と同様である。
【0166】
次に、半導体基板1の主面上に、すなわち金属膜6上に、シリコン膜16を形成する。シリコン膜16の構成および形成法は、上記実施の形態1と同様である。この段階で、図42に示されるように、凹部15aの底面(活性領域14)においては、半導体基板1(p型ウエルPW)上に、界面層2、Hf含有絶縁膜5、金属膜6およびシリコン膜16が下から順に積層され、素子分離領域13上および側壁絶縁膜SW1上においては、Hf含有絶縁膜5、金属膜6およびシリコン膜16が下から順に積層された状態となっている。
【0167】
金属膜6の厚みを厚くすることでシリコン膜16の形成工程を省略する(この場合ゲート電極GEはシリコン膜16無しの金属膜6で形成されることになる)ことも可能であるが、金属膜6上にシリコン膜16を形成する(すなわちゲート電極GEを金属膜6とその上のシリコン膜16との積層膜で形成する)方が、より好ましい。その理由は、金属膜6の厚みが厚すぎると、金属膜6が剥離しやすくなる問題や、あるいは金属膜6をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜6とシリコン膜16との積層膜でゲート電極を形成することで、金属膜6のみでゲート電極を形成する場合に比べて金属膜6の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜6上にシリコン膜16を形成した場合、これまでのポリシリコンゲート電極(ポリシリコンからなるゲート電極)の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【0168】
次に、シリコン膜16および金属膜6の積層膜をパターニングすることにより、図43および図44に示されるように、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEを形成する。このパターニング工程(ゲート電極GE形成工程)は、例えば、フォトリソグラフィ技術を用いてフォトレジストパターン(図示せず)をシリコン膜16上に形成してから、このフォトレジストパターンをエッチングマスクとして用いて、シリコン膜16および金属膜6の積層膜をエッチング(好ましくはドライエッチング)してパターニングすることにより、行うことができる。その後、このフォトレジストパターンは除去される。
【0169】
なお、図43は、ゲート電極GEを形成した段階の半導体装置の要部平面図である。図44および図45は、ゲート電極GEを形成した段階の半導体装置の要部断面図であるが、図43のA−A線の断面図が図44に対応し、図43のB−B線の断面図が図45に対応する。従って、図43、図44および図45は、上記実施の形態1の図13、図14および図15にそれぞれ対応するものである。後述の図46はA−A線の断面図に対応し、後述の図47はB−B線の断面図に対応しており、図46と図47とは同じ工程段階に対応する。また、図33〜図42の各工程段階では、A−A線の断面とB−B線の断面とは同じ断面構造となるため、図33〜図42は、A−A線での断面図とB−B線での断面図とで共通である。
【0170】
シリコン膜16および金属膜6をパターニングするドライエッチング工程(すなわちゲート電極GEを形成するためのドライエッチング工程)の後に、ゲート電極GEで覆われない部分のHf含有絶縁膜5を除去するためのウェットエッチング行うことが、より好ましい。ゲート電極GEの下部に位置するHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングするためのドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極GEで覆われない部分のHf含有絶縁膜5は、シリコン膜16および金属膜6をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【0171】
ゲート電極GEは、ゲート電極GEの一部が素子分離領域13上に延在するように形成される。すなわち、ゲート電極GEは、活性領域14上から側壁絶縁膜SW1上および素子分離領域13上にかけて延在するように形成される。
【0172】
ゲート電極GEは、金属膜6と金属膜6上のシリコン膜16との積層構造を有しているため、いわゆるメタルゲート電極(金属ゲート電極)とみなすことができる。
【0173】
本実施の形態では、ゲート電極GEは、活性領域14(p型ウエルPW)上に位置する部分だけでなく、素子分離領域13上および側壁絶縁膜SW1に位置する部分も、金属膜6と金属膜6上のシリコン膜16との積層構造を有している。すなわち、ゲート電極GE全体が、金属膜6と金属膜6上のシリコン膜16との積層構造となっている。
【0174】
活性領域14においては、半導体基板1(p型ウエルPW)とゲート電極GEとの間には、界面層2およびHf含有絶縁膜5が介在しており、これ(界面層2およびHf含有絶縁膜5)がMISFETのゲート絶縁膜として機能する。すなわち、活性領域14のp型ウエルPWの表面上に、金属膜6および金属膜6上のシリコン膜16からなるゲート電極GEが、ゲート絶縁膜としてのHf含有絶縁膜5を介して形成された状態となる(界面層2を形成した場合はその界面層2も介在する)。Hf含有絶縁膜5は、酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0175】
ゲート電極GEは、一部が素子分離領域13上および側壁絶縁膜SW1上にも延在しており、ゲート電極GEと半導体基板1(p型ウエルPW)との間、ゲート電極GEと素子分離領域13との間、およびゲート電極GEと側壁絶縁膜SW1との間には、Hf含有絶縁膜5が介在している。また、ゲート電極GEと半導体基板1(p型ウエルPW)との間には界面層2も介在しているが、ゲート電極GEと素子分離領域13との間およびゲート電極GEと側壁絶縁膜SW1との間には、界面層2は介在していない。
【0176】
以降の工程は、上記実施の形態1とほぼ同様である。
【0177】
すなわち、図46および図47に示されるように、活性領域14(p型ウエルPW)におけるゲート電極GEの両側の領域(ゲート電極GEで覆われていない領域)に、上記実施の形態1と同様に、n−型半導体領域EXを形成する。それから、ゲート電極GEの側壁上に、上記実施の形態1と同様に、サイドウォールSW2を形成してから、活性領域14(p型ウエルPW)に、上記実施の形態1と同様に、n+型半導体領域SDを形成し、その後、導入した不純物の活性化のための熱処理を上記実施の形態1と同様に行う。n−型半導体領域EX、サイドウォールSW2およびn+型半導体領域SDの構成、形成法および形成位置については、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0178】
このようにして、活性領域14に、電界効果トランジスタとしてnチャネル型MISFETQnが形成される。
【0179】
ゲート電極GEがnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GEの下のHf含有絶縁膜5(およびその下の界面層2)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SDおよびn−型半導体領域EXにより形成される。
【0180】
次に、図46および図47に示されるように、上記実施の形態1と同様に、サリサイドプロセスにより、ソース・ドレインを構成するn+型半導体領域SDの上部(上層部分)や、ゲート電極GEを構成するシリコン膜16の上部(上層部分)に金属シリサイド層18を形成する。それから、上記実施の形態1と同様に、半導体基板1の主面上に、素子分離領域13、ゲート電極GEおよびサイドウォールSW2を覆うように、絶縁膜21を形成し、絶縁膜21にコンタクトホールCTを形成し、コンタクトホールCT内に導電性のプラグPGを形成する。それから、上記実施の形態1と同様に、プラグPGが埋め込まれた絶縁膜21上に絶縁膜22を形成し、絶縁膜22にダマシン法で配線M1を形成する。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。
【0181】
以上のようにして、本実施の形態の半導体装置が製造される。
【0182】
本実施の形態の半導体装置(図46および図47の半導体装置)が上記実施の形態1の半導体装置(上記図24および図25の半導体装置)と相違しているのは、次の点である。
【0183】
すなわち、上記実施の形態1の半導体装置では、側壁絶縁膜SW1上および素子分離領域13上にはHf含有絶縁膜5が形成されていなかったが、本実施の形態の半導体装置では、側壁絶縁膜SW1上および素子分離領域13上にもHf含有絶縁膜5が形成されている。換言すれば、上記実施の形態1の半導体装置では、Hf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されているが、ゲート電極GEと側壁絶縁膜SW1との間およびゲート電極GEと素子分離領域13との間には形成されていない。一方、本実施の形態の半導体装置では、Hf含有絶縁膜5は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間、ゲート電極GEと側壁絶縁膜SW1との間、およびゲート電極GEと素子分離領域13との間に形成されている。また、上記実施の形態1の半導体装置では、ゲート電極GEのうち、半導体基板1の活性領域14(p型ウエルPW)上にゲート絶縁膜(Hf含有絶縁膜5および界面層2)を介して形成された部分は、金属膜6と金属膜6上のシリコン膜16との積層構造を有し、ゲート電極GEのうち、素子分離領域13上に位置する部分は、金属膜6を有さず、シリコン膜16で構成されている。一方、本実施の形態の半導体装置では、ゲート電極GEは、全体が、金属膜6と金属膜6上のシリコン膜16との積層構造を有している。本実施の形態の半導体装置の他の構成は、上記実施の形態1の半導体装置とほぼ同様である。
【0184】
本実施の形態においても、上記実施の形態1とほぼ同様の効果を得ることができる。
【0185】
すなわち、上記実施の形態1と同様、本実施の形態の半導体装置においても、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1が形成されている。そして、この側壁絶縁膜SW1は窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1が介在している。
【0186】
本実施の形態の半導体装置においても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1が介在している。Hf含有絶縁膜5が側壁絶縁膜SW1に隣接している(すなわち側壁絶縁膜SW1上にもHf含有絶縁膜5が形成されている)が、側壁絶縁膜SW1は、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5から側壁絶縁膜SW1へは、希土類元素は拡散しにくい。
【0187】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1を形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1を介在させることで、側壁絶縁膜SW1を希土類元素の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。また、上記実施の形態1の上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができるため、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0188】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図48〜図51は、本実施の形態の変形例の半導体装置の製造工程中の要部断面図であり、pチャネル型MISFETを形成する場合が示されている。図48は上記図40に対応し、図49は上記図41に対応し、図50は上記図46に対応し、図51は上記図47に対応している。
【0189】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0190】
図48に示されるように、上記p型ウエルPWの代わりにn型ウエルNWを形成するが、n型ウエルNWは、p型ウエルPWと導電型が逆(反対)であること以外は、形成法や構成はp型ウエルPWと同様である。
【0191】
また、図48に示されるように、Hf含有膜3上に、上記希土類含有膜4の代わりに材料膜4aを形成する。材料膜4aについては、上記実施の形態1(上記図29に関連した説明)で説明したので、ここではその繰り返しの説明は省略する。
【0192】
上記希土類含有膜4の代わりに材料膜4aを形成した後、上記熱処理(Hf含有膜3と上記希土類含有膜4とを反応させる熱処理)と同様の熱処理を行うが、この熱処理により、Hf含有膜3と材料膜4aとが反応(混合、ミキシング、相互拡散)して、図49に示されるように、Hf含有膜3と材料膜4aとの反応層(混合層、ミキシング層)であるHf含有絶縁膜5aが形成される。すなわち、上記Hf含有絶縁膜5の代わりにHf含有絶縁膜5aが形成される。
【0193】
図49のHf含有絶縁膜5aと上記図41のHf含有絶縁膜5との相違点は、上記図41のHf含有絶縁膜5が、低しきい値化用の元素として希土類元素を含有していたのに対して、図49のHf含有絶縁膜5aは、低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していることである。低しきい値化用の元素として、希土類元素の代わりに、Al(アルミニウム)、Ti(チタン)またはTa(タンタル)を含有していること以外については、図49のHf含有絶縁膜5aは上記図41のHf含有絶縁膜5と同様の構成を有しているので、ここではその繰り返しの説明は省略する。
【0194】
その後、n−型半導体領域EXの代わりにp−型半導体領域EXaを形成し、n+型半導体領域SDの代わりにp+型半導体領域SDaを形成するが、p−型半導体領域EXaは、n−型半導体領域EXと導電型が逆であること以外は、形成法や構成はn−型半導体領域EXと同様であり、p+型半導体領域SDaは、n+型半導体領域SDと導電型が逆であること以外は、形成法や構成はn+型半導体領域SDと同様である。
【0195】
このようにして、上記図46(A−A断面)および図47(B−B断面)にそれぞれ対応する図50(A−A断面)および図51(B−B断面)の構造が得られる。
【0196】
上記図46および図47の半導体装置に対する図50および図51の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、n型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図50および図51の半導体装置の他の構成は、上記図46および図47の半導体装置とほぼ同様である。
【0197】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1によって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。
【0198】
また、上記実施の形態1では、Hf含有絶縁膜5(またはHf含有絶縁膜5a)は、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間に形成されているが、ゲート電極GEと側壁絶縁膜SW1との間およびゲート電極GEと素子分離領域13との間には形成されていない。このため、Hf含有絶縁膜5,5aは素子分離領域13に接する部分を有していないため、Hf含有絶縁膜5,5aから素子分離領域13に低しきい値化用の元素が拡散するのを確実に防止することができる。
【0199】
一方、本実施の形態では、Hf含有絶縁膜5(またはHf含有絶縁膜5a)は、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間、ゲート電極GEと側壁絶縁膜SW1との間、およびゲート電極GEと素子分離領域13との間に形成されている。このため、本実施の形態では、Hf含有絶縁膜5,5aが、素子分離領域13に接する部分(素子分離領域13とゲート電極GEとの間に形成されている部分がこれに対応する)を有しているため、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散する虞がある。
【0200】
しかしながら、本実施の形態では、Hf含有絶縁膜5,5aは、ゲート電極GEと活性領域14の半導体基板1(p型ウエルPWまたはn型ウエルNW)との間に位置する部分と、ゲート電極GEと素子分離領域13との間に位置する部分との間に、ゲート電極GEと側壁絶縁膜SW1との間に位置する部分が介在している。すなわち、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)は、素子分離領域13に隣接しておらず、素子分離領域13に接する部分との間に、ゲート電極GEと側壁絶縁膜SW1との間に位置する部分が介在している。そして、この側壁絶縁膜SW1は、低しきい値化用の元素が拡散しにくい窒化シリコンまたは酸窒化シリコン(窒化シリコンがより好ましい)で構成されている。このため、本実施の形態では、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)では、低しきい値化用の元素の濃度はほとんど減らないため、低しきい値化の効果を的確に得ることができる。また、チャネル幅が小さいMISFETも低しきい値化することができる。このことは、以下の実施の形態3においても同様であるが、後述の実施の形態3の場合は側壁絶縁膜SW1を側壁絶縁膜SW1aと読み替えればよい。
【0201】
本実施の形態では、活性領域から素子分離領域13上にかけて延在するようにゲート電極GEを形成し、ゲート電極GE全体の下部にHf含有絶縁膜5(またはHf含有絶縁膜5a)が形成されている。この場合、本実施の形態のように、ゲート絶縁膜として機能する部分(すなわち活性領域上に位置する部分)のHf含有絶縁膜5,5aと、素子分離領域13上に位置する部分のHf含有絶縁膜5,5aとの間に、窒化シリコンまたは酸窒化シリコンで構成された側壁絶縁膜SW1上に位置する部分のHf含有絶縁膜5,5aを介在させることが有効である。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度の低下を抑制または防止して、Hf含有絶縁膜5,5aに低しきい値化用の元素を導入したことによる低しきい値化の効果を的確に得ることができ、チャネル幅が小さいMISFETも低しきい値化することができる。このことは、以下の実施の形態3においても同様であるが、後述の実施の形態3の場合は側壁絶縁膜SW1を側壁絶縁膜SW1aと読み替えればよい。
【0202】
また、本実施の形態の製造工程は、積層パターン8bを形成することで素子分離領域13を形成してから、Hf含有絶縁膜5などを形成している。このため、半導体装置の製造工程を行いやすいという利点もある。
【0203】
また、素子分離領域13の半導体基板1の主面(表面)からの突出量H1は、10nm以上(H1≧10nm)が好ましい。ここで、突出量H1は、図46、図47、図50および図51にも示されており、半導体基板1の主面(表面)と素子分離領域13の上面との高さの差(高低差)に対応している(ここで言う高さは、半導体基板1の主面に垂直な方向の高さである)。素子分離領域13の半導体基板1の主面(表面)からの突出量H1を10nm以上とすることで、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1を配置しやすくなり、また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを側壁絶縁膜SW1によって防止する効果を高めることができる。
【0204】
(実施の形態3)
本実施の形態3の半導体装置の製造工程を図面を参照して説明する。図52〜図60は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、上記実施の形態1,2と同様、本実施の形態でも、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙げて説明する。
【0205】
まず、上記実施の形態2と同様にして、上記図33の構造を得る。上記図33の構造を得るまで(すなわち絶縁膜32を形成するまで)は、上記実施の形態2の工程と同様であるので、ここではその説明を省略する。
【0206】
次に、図52に示されるように、上記実施の形態2と同様に、フォトリソグラフィ技術およびドライエッチング技術を用いて絶縁膜32および絶縁膜31をパターニングして、積層パターン8bを形成する。絶縁膜31および絶縁膜32の構成、形成法およびパターニング法は、上記実施の形態2と同様であり、積層パターン8bの構成も、上記実施の形態2と同様である。
【0207】
上記実施の形態2では、積層パターン8bの形成後、側壁絶縁膜SW1を形成してから素子分離領域13を形成していたが、本実施の形態では、積層パターン8bの形成後、側壁絶縁膜SW1を形成せずに素子分離領域13を形成する。以下、具体的に説明する。
【0208】
積層パターン8bを形成した後、図53に示されるように、積層パターン8b(の絶縁膜32)をエッチングマスクとして、半導体基板1を所定の深さまでエッチング(好ましくはドライエッチング)することにより、半導体基板1に溝(素子分離用の溝)11を形成する。上記実施の形態1,2では、溝11は、側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に整合して形成されたのに対して、本実施の形態では、溝11は、積層パターン8bの側面に整合して形成される。
【0209】
次に、上記実施の形態1,2と同様にして、素子分離領域13を形成する。
【0210】
素子分離領域13の形成法は、上記実施の形態2と同様である。すなわち、まず、図54に示されるように、CVD法などを用いて、絶縁膜として酸化シリコン膜12を、溝11を埋めるように半導体基板1の主面上に形成する。酸化シリコン膜12は、溝11内を埋めるとともに、積層パターン8bを覆うように形成される。それから、図55に示されるように、CMPにより、酸化シリコン膜12の上面を研磨する。この研磨は、積層パターン8bの最上層の絶縁膜32の上面が露出した段階で、終了する。溝11に埋め込まれた酸化シリコン膜12により、素子分離領域13が形成される。図55にも示されるように、素子分離領域13の上面は、半導体基板1の表面よりも高い位置にあり、積層パターン8bの上面(すなわち絶縁膜32の上面)と、ほぼ同一平面上にある。すなわち、素子分離領域13は、半導体基板1の表面よりも突出している。つまり、積層パターン8b(の絶縁膜32)が露出するまで酸化シリコン膜12を研磨することにより、溝(素子分離溝)11に埋め込まれた酸化シリコン膜12からなり、かつ上部が半導体基板1から突出している素子分離領域13を形成するのである。素子分離領域13の底面は、溝11の底面(を構成する半導体基板1)に接し、素子分離領域13の側面は、溝11の側面(を構成する半導体基板1)および積層パターン8bの側面に接した状態となる。
【0211】
上記実施の形態2では、素子分離領域13の側面は、溝11の側面および側壁絶縁膜SW1の側面(積層パターン8bに隣接していない側の側面)に接した状態となったが、本実施の形態では、まだ側壁絶縁膜SW1を形成していないため、素子分離領域13の側面は、溝11の側面および積層パターン8bの側面に接した状態となっている。すなわち、素子分離領域13を形成すると、半導体基板1の表面から突出した部分の素子分離領域13の側壁に積層パターン8bが隣接した状態になる。半導体基板1の主面において、素子分離領域13で囲まれた領域(平面領域)が活性領域14となる。すなわち、活性領域14は、素子分離領域13によって規定(画定)されており、素子分離領域13によって周囲を囲まれている。活性領域14には、p型ウエルPWが形成されている。活性領域14は、積層パターン8bを形成した領域に対応している。
【0212】
次に、積層パターン8bの絶縁膜32をウェットエッチングによって選択的に除去する。この際、絶縁膜32を、素子分離領域13(酸化シリコン膜12)および積層パターン8bの絶縁膜31に対して選択性を有するエッチング液を用いて、エッチングする。すなわち、素子分離領域13(酸化シリコン膜12)および絶縁膜31の各エッチング速度よりも、絶縁膜32のエッチング速度が大きくなるようなエッチング液を用いて、絶縁膜32をウェットエッチングする。これにより、絶縁膜32を選択的に除去し、素子分離領域13を残すことができる。
【0213】
次に、絶縁膜32を除去したことによって露出した絶縁膜31を、ウェットエッチングによって選択的に除去する。図56には、絶縁膜32および絶縁膜31を除去した状態(すなわち積層パターン8bを除去した状態)が示されている。
【0214】
絶縁膜31を酸化シリコン膜で形成した場合には、絶縁膜31をエッチングする際に、素子分離領域13が若干エッチングされる場合もある。しかしながら、絶縁膜31の形成厚みは絶縁膜32の形成厚みよりも薄かったため、絶縁膜32のエッチング工程に比べて、絶縁膜31のエッチング工程は、エッチング対象膜のエッチング量(エッチング厚み)が少なくて済む。このため、絶縁膜31のエッチング工程(除去工程)において、素子分離領域13のエッチング量を抑制することができる。このため、素子分離領域13の上部が半導体基板1から突出している状態は維持される。
【0215】
また、他の形態として、素子分離領域13形成後の絶縁膜32のエッチング工程を、ドライエッチングによって行うこともでき、また、素子分離領域13形成後でかつ絶縁膜32除去後の絶縁膜31のエッチング工程を、ドライエッチングによって行うこともできる。但し、これらのエッチング工程(絶縁膜32のエッチング工程および絶縁膜31のエッチング工程)をウェットエッチングによって行えば、より好ましい。
【0216】
絶縁膜32および絶縁膜31を除去したこと(すなわち積層パターン8bを除去したこと)により、図56に示されるように、凹部(窪み部)15bが形成される。この凹部15bは、積層パターン8bを除去するまで積層パターン8bが存在していた空間である。凹部15bの底面は半導体基板1(p型ウエルPW)の表面で形成され、凹部15bの側面は、素子分離領域13の側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)により形成される。
【0217】
次に、凹部15bの側面(側壁)上に、すなわち半導体基板1の表面から突出している部分の素子分離領域13の側面(側壁)上に、絶縁体(絶縁膜)として窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜(サイドウォール、サイドウォールスペーサ、側壁スペーサ、側壁絶縁膜)SW1aを形成する。具体的には、図57に示されるように、凹部15bの底面および側面上を含む半導体基板1上に、絶縁膜9aを形成してから、図58に示されるように、この絶縁膜9aを異方性エッチング(エッチバック)することによって、凹部15bの側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)上に残存する絶縁膜9aからなる側壁絶縁膜SW1aを形成する。この際、側壁絶縁膜SW1aとなる部分以外の絶縁膜9aは除去される。側壁絶縁膜SW1aは、凹部15bの側面(具体的には半導体基板1の表面から突出した部分の素子分離領域13の側面)上に、サイドウォールスペーサ状に形成される。
【0218】
絶縁膜9aは、窒化シリコン膜または酸窒化シリコン膜からなり、窒化シリコン膜であればより好ましい。このため、側壁絶縁膜SW1aは、窒化シリコン(絶縁膜9aが窒化シリコン膜の場合)または酸窒化シリコン(絶縁膜9aが酸窒化シリコン膜の場合)からなり、窒化シリコンで構成されていればより好ましい。上記側壁絶縁膜SW1と同様、側壁絶縁膜SW1aも、Hf含有絶縁膜5(または後述するHf含有絶縁膜5a)が含有する低しきい値化用の元素が素子分離領域13に拡散するのを防止する機能を有するため、この機能を考慮すると、側壁絶縁膜SW1aは、窒化シリコンまたは酸窒化シリコンで形成する必要があり、側壁絶縁膜SW1が窒化シリコンで構成されていればより好ましい。
【0219】
以降の工程は、上記実施の形態2とほぼ同様であり、上記実施の形態2で上記図40〜図47を参照して説明した工程を行うが、この際、上記実施の形態2の説明中の「側壁絶縁膜SW1」を「側壁絶縁膜SW1a」と読み替えればよい。
【0220】
すなわち、上記実施の形態2と同様に、界面層2、Hf含有膜3および希土類含有膜4を形成してから、熱処理によってHf含有膜3と希土類含有膜4とを反応させてHf含有絶縁膜5を形成する。それから、上記実施の形態2と同様に、金属膜6およびシリコン膜16を形成してこれらをパターニングすることでゲート電極GEを形成し、n−型半導体領域EX、サイドウォールSW2およびn+型半導体領域SDを形成し、サリサイドプロセスにより金属シリサイド層18を形成する。その後、上記実施の形態2と同様に、絶縁膜21を形成し、絶縁膜21にコンタクトホールCTを形成し、コンタクトホールCT内に導電性のプラグPGを形成し、プラグPGが埋め込まれた絶縁膜21上に絶縁膜22を形成し、絶縁膜22にダマシン法で配線M1を形成する。このようにして、図59(A−A断面図)および図60(B−B断面図)の構造が得られる。図59は、上記実施の形態2の上記図46に対応し、図60は、上記実施の形態2の上記図47に対応する。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。
【0221】
以上のようにして、本実施の形態の半導体装置が製造される。
【0222】
本実施の形態の半導体装置の構造と上記実施の形態2の半導体装置の構造とは基本的には同じであり、素子分離領域13の上部が半導体基板1(の表面)から突出し、半導体基板1の表面から突出した部分の素子分離領域13の側面(側壁)上に側壁絶縁膜SW1または側壁絶縁膜SW1aが配置(形成)された構造を有している。しかしながら、本実施の形態の半導体装置の構造と上記実施の形態2の半導体装置とは、次の点が相違している。
【0223】
すなわち、上記実施の形態2では、積層パターン8bの側壁上に側壁絶縁膜SW1を形成してから、側壁絶縁膜SW1に隣接するように素子分離領域13を形成し、その後、積層パターン8bを除去している。それに対して、本実施の形態では、積層パターン8bに隣接するように素子分離領域13を形成してから、積層パターン8bを除去し、その後、半導体基板1から突出する部分の素子分離領域13の側壁上に側壁絶縁膜SW1aを形成している。このことを反映して、上記実施の形態2の半導体装置では、上記図39や上記図46および図47にも示されるように、素子分離領域13に隣接していない側の側壁絶縁膜SW1aの側面は、半導体基板1の主面に対して略垂直である。それに対して、本実施の形態では、図58や図59および図60にも示されるように、素子分離領域13に隣接していない側の側壁絶縁膜SW1aの側面は、下部は半導体基板1の主面に対して略垂直であるが上部は丸みを帯びている。本実施の形態の半導体装置の他の構成は、上記実施の形態2の半導体装置とほぼ同様である。
【0224】
本実施の形態においても、上記実施の形態2とほぼ同様の効果を得ることができる。
【0225】
すなわち、上記実施の形態2と同様、本実施の形態の半導体装置においても、ゲート電極GEは、一部が素子分離領域13上に延在しており、この素子分離領域13は、半導体基板1に形成された素子分離用の溝11に埋め込まれた酸化シリコン膜12からなるが、素子分離領域13の上部は半導体基板1(の主面)から突出しており、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1aが形成されている。そして、この側壁絶縁膜SW1aは窒化シリコンまたは酸窒化シリコンからなる。nチャネル型MISFETQnのゲート絶縁膜は、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に形成されたHf含有絶縁膜5(および界面層2)からなるが、ゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置するゲート絶縁膜(Hf含有絶縁膜5)と、素子分離領域13との間には、側壁絶縁膜SW1aが介在している。
【0226】
本実施の形態の半導体装置においても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(すなわちゲート電極GEと半導体基板1の活性領域14(p型ウエルPW)との間に位置する部分のHf含有絶縁膜5)は、素子分離領域13に隣接(近接)しておらず、素子分離領域13との間には、側壁絶縁膜SW1aが介在している。Hf含有絶縁膜5が側壁絶縁膜SW1aに隣接している(すなわち側壁絶縁膜SW1上にもHf含有絶縁膜5が形成されている)が、側壁絶縁膜SW1aは、窒化シリコンまたは酸窒化シリコンからなるため、Hf含有絶縁膜5から側壁絶縁膜SW1aへは、希土類元素は拡散しにくい。
【0227】
このため、希土類元素が拡散しにくい窒化シリコンまたは酸窒化シリコンによって側壁絶縁膜SW1aを形成して、ゲート絶縁膜として機能する部分のHf含有絶縁膜5と素子分離領域13との間にこの側壁絶縁膜SW1aを介在させることで、側壁絶縁膜SW1aを希土類元素の拡散バリアとして機能させることができる。これにより、ゲート絶縁膜として機能する部分のHf含有絶縁膜5から素子分離領域13に希土類元素が拡散するのを抑制または防止することができ、ゲート絶縁膜として機能する部分のHf含有絶縁膜5の希土類濃度が低下するのを抑制または防止できる。従って、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、nチャネル型MISFETQnのしきい値電圧の絶対値を的確に小さくすることができる。また、上記実施の形態1の上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5に希土類元素を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができるため、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0228】
また、本実施の形態では、nチャネル型MISFETを形成する場合について説明したが、pチャネル型MISFETについても適用できる。図61および図62は、本実施の形態の変形例の半導体装置の要部断面図であり、pチャネル型MISFETを形成した場合が示されている。図61は上記図59に対応し、図62は上記図60に対応している。
【0229】
pチャネル型MISFETQpもnチャネル型MISFETQnと基本的には同様にして形成することができるが、ここでは、nチャネル型MISFETを形成する場合との相違点について説明する。
【0230】
上記図59および図60の半導体装置に対する図61および図62の半導体装置の相違点は、上記p型ウエルPW、n−型半導体領域EXおよびn+型半導体領域SDの導電型を逆にして、n型ウエルNW、p−型半導体領域EXaおよびp+型半導体領域SDaにしたことと、Hf含有絶縁膜5を、含有する低しきい値化用の元素をAl、TiまたはTaに代えて、Hf含有絶縁膜5aとしたことである。図61および図62の半導体装置の他の構成は、上記図59および図60の半導体装置とほぼ同様である。Hf含有絶縁膜5aの構成および形成法については、上記実施の形態2で説明したのと同様である。
【0231】
pチャネル型MISFETQpを形成した場合でも、本実施の形態では、側壁絶縁膜SW1aによって、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aから素子分離領域13に低しきい値化用の元素(Al、TiまたはTa)が拡散するのを抑制または防止することができる。このため、ゲート絶縁膜として機能する部分のHf含有絶縁膜5aにおける低しきい値化用の元素(Al、TiまたはTa)の濃度の低下を抑制または防止できる。従って、nチャネル型MISFETと同様に、pチャネル型MISFETにおいても、上記図28のグラフの実線のように、チャネル幅によらず、Hf含有絶縁膜5aにAl(アルミニウム)、Ti(チタン)またはTa(タンタル)を導入したことによる低しきい値化の効果を的確に得ることができ、MISFETのしきい値電圧の絶対値を的確に小さくすることができる。また、しきい値電圧のチャネル幅依存性を小さくすることができる。このため、半導体装置の性能を向上させることができる。
【0232】
また、素子分離領域13の半導体基板1の主面(表面)からの突出量H1は、10nm以上(H1≧10nm)が好ましい。ここで、突出量H1は、図59〜図62にも示されており、半導体基板1の主面(表面)と素子分離領域13の上面との高さの差(高低差)に対応している(ここで言う高さは、半導体基板1の主面に垂直な方向の高さである)。素子分離領域13の半導体基板1の主面(表面)からの突出量H1を10nm以上とすることで、半導体基板1から突出している部分の素子分離領域13の側壁上に側壁絶縁膜SW1aを配置しやすくなり、また、ゲート絶縁膜として機能する部分のHf含有絶縁膜5(またはHf含有絶縁膜5a)から素子分離領域13に低しきい値化用の元素が拡散するのを側壁絶縁膜SW1aによって防止する効果を高めることができる。
【0233】
(実施の形態4)
図63および図64は、本実施の形態の半導体装置の要部断面図であり、図63は、ゲート電極GEをゲート長方向に横切る断面(上記A−A線に相当する位置での断面)が示され、図64は、ゲート電極GEをゲート幅方向に横切る断面(上記B−B線に相当する位置での断面)が示されている。
【0234】
図63および図64に示される本実施の形態の半導体装置は、素子分離領域13の上部が半導体基板1から突出していない点が、上記実施の形態2の半導体装置と相違している。また、上記側壁絶縁膜SW1に相当するバリア部(絶縁体部)41が、半導体基板1内に形成されている点も、上記実施の形態2の半導体装置と相違している。また、ゲート電極GEが平坦である点も、上記実施の形態2の半導体装置と相違している。それ以外については、図63および図64に示される本実施の形態の半導体装置の構成は、上記実施の形態2の半導体装置とほぼ同様である。
【0235】
なお、図63において、nチャネル型MISFETQnが形成されている場合は、p型ウエルPW、Hf含有絶縁膜5、n−型半導体領域EXおよびn+型半導体領域SDが形成され、pチャネル型MISFETQpが形成されている場合は、n型ウエルNW、Hf含有絶縁膜5a、p−型半導体領域EXaおよびp+型半導体領域SDaが形成されている。
【0236】
図63および図64の半導体装置では、素子分離領域13の上面の高さは、半導体基板1の主面(表面)の高さとほぼ同じであるが、素子分離領域13に隣接して、窒化シリコンまたは酸窒化シリコンからなるバリア部41が形成されている。このバリア部41の上面の高さも半導体基板1の主面(表面)の高さとほぼ同じである。バリア部41は、上記側壁絶縁膜SW1,SW1aと同様、Hf含有絶縁膜5,5aに導入した低しきい値化用の元素の拡散防止のために設けたものであり、窒化シリコンまたは酸窒化シリコンからなるが、窒化シリコンで構成されていればより好ましい。バリア部41は、窒化シリコンまたは酸窒化シリコンからなるため、絶縁体部とみなすこともできる。
【0237】
上記実施の形態2,3と本実施の形態とは、以下の点で共通している。すなわち、素子分離領域13に隣接して窒化シリコンまたは酸窒化シリコンからなる絶縁体部(上記実施の形態2,3では側壁絶縁膜SW1,SW1aに対応し、本実施の形態ではバリア部41に対応する)を配置している。また、ゲート電極GEが、活性領域14(素子分離領域13によって規定された活性領域14)上、窒化シリコンまたは酸窒化シリコンからなる前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41に対応)上、および素子分離領域13上に延在している。また、ゲート電極GEと活性領域14、前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)および素子分離領域13との間にHf含有絶縁膜5(またはHf含有絶縁膜5a)が形成されている。また、活性領域14上に位置する部分のHf含有絶縁膜5(5a)と素子分離領域13上に位置する部分のHf含有絶縁膜5(5a)との間には、前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)上に位置する部分のHf含有絶縁膜5(5a)が介在している。すなわち、Hf含有絶縁膜5(5a)は、ゲート電極GEと半導体基板1の活性領域14との間に位置する部分と、ゲート電極GEと素子分離領域13との間に位置する部分との間に、ゲート電極GEと前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)との間に位置する部分が介在している。
【0238】
このため、上記実施の形態2,3および本実施の形態においては、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5a(ゲート電極GEと活性領域14の半導体基板1との間に位置する部分のHf含有絶縁膜5,5a)は、素子分離領域13に隣接しておらず、素子分離領域13に接する部分との間に、ゲート電極GEと窒化シリコンまたは酸窒化シリコンからなる前記絶縁体部との間に位置する部分が介在している。前記絶縁体部(側壁絶縁膜SW1,SW1aまたはバリア部41)は、窒化シリコンまたは酸窒化シリコン(窒化シリコンがより好ましい)で構成されているため、低しきい値化用の元素が拡散しにくい。上記実施の形態2,3および本実施の形態においては、素子分離領域13に接する部分のHf含有絶縁膜5,5aから低しきい値化用の元素が素子分離領域13に拡散したとしても、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度が減るのを抑制または防止できる。このため、低しきい値化の効果を的確に得ることができ、チャネル幅が小さいMISFETも低しきい値化することができる。従って、半導体装置の性能を向上させることができる。
【0239】
但し、本実施の形態のように、素子分離領域13の上部が半導体基板1から突出していない場合に比べて、上記実施の形態2,3のように、素子分離領域13の上部が半導体基板1から突出し、半導体基板1から突出している部分の素子分離領域13の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1,SW1aを形成している場合には、次のような利点を得ることができる。
【0240】
すなわち、素子分離領域13に隣接する位置に窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜SW1,SW1aを容易かつ的確に配置できる。更に、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)をそれほど厚くしなくとも、側壁絶縁膜SD1,SD1a上に位置する部分のHf含有絶縁膜5,5aの寸法を大きくすることができるため、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)を抑制しながら、ゲート絶縁膜として機能する部分のHf含有絶縁膜5,5aにおける低しきい値化用の元素の濃度の減少を防止できる。これにより、低しきい値化の効果を的確に得た上で、半導体装置の小型化(小面積化)を図ることができる。
【0241】
一方、図63および図64の半導体装置では、上記実施の形態2,3の半導体装置と同等の低しきい値化の効果を得ようとすると、バリア部41の厚みT2を、側壁絶縁膜SW1,SW1aの厚み(上記T1に対応する厚み)よりもかなり大きくする必要があるため、上記実施の形態2,3の半導体装置に比べて、半導体装置の小型化(小面積化)の面で不利である。ここで、バリア部41の厚みT2は、図64にも示されており、半導体基板1の主面に平行で、ゲート電極GEの延在方向に沿った方向の寸法(厚み)に対応している。バリア部41による低しきい値化用の元素の拡散防止の効果を得るためには、バリア部41の厚みT2は、10nm以上が好ましい。
【0242】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0243】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【0244】
1 半導体基板
2 界面層
3 Hf含有膜
4 希土類含有膜
4a 材料膜
5,5a Hf含有絶縁膜
6 金属膜
7 絶縁膜
8,8a,8b 積層パターン
9,9a 絶縁膜
11 溝
12 酸化シリコン膜
13 素子分離領域
14 活性領域
15,15a,15b 凹部
16 シリコン膜
18 金属シリサイド層
21,22 絶縁膜
31 絶縁膜
32 絶縁膜
41 バリア部
CT コンタクトホール
EX n−型半導体領域
EXa p−型半導体領域
GE ゲート電極
M1 配線
NW n型ウエル
PG プラグ
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD n+型半導体領域
SDa p+型半導体領域
SW1,SW1a 側壁絶縁膜
SW2 サイドウォール
【特許請求の範囲】
【請求項1】
MISFETを備える半導体装置であって、
半導体基板と、
前記半導体基板に形成された素子分離用溝と、
前記素子分離用溝に埋め込まれた酸化シリコン膜からなり、上部が前記半導体基板から突出している素子分離領域と、
前記半導体基板から突出している部分の前記素子分離領域の側壁上に形成され、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜と、
前記素子分離領域によって規定された前記半導体基板の活性領域上に形成され、ハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜からなる前記MISFETのゲート絶縁膜と、
前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成された、前記MISFETのメタルゲート電極と、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記メタルゲート電極は、一部が前記素子分離領域上に延在しており、
前記ゲート電極と前記半導体基板の前記活性領域との間に位置する前記ゲート絶縁膜と、前記素子分離領域との間には、前記側壁絶縁膜が介在していることを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項3】
請求項2記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、Laであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項4】
請求項3記載の半導体装置において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置。
【請求項5】
請求項4記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間に形成されているが、前記ゲート電極と前記側壁絶縁膜との間および前記ゲート電極と前記素子分離領域との間には形成されていないことを特徴とする半導体装置。
【請求項6】
請求項5記載の半導体装置において、
前記メタルゲート電極のうち、前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成された部分は、金属膜と、前記金属膜上のシリコン膜との積層構造を有し、
前記メタルゲート電極のうち、前記素子分離領域上に位置する部分は、前記金属膜を有さず、前記シリコン膜で構成されていることを特徴とする半導体装置。
【請求項7】
請求項2記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間、前記ゲート電極と前記側壁絶縁膜との間、および前記ゲート電極と前記素子分離領域との間に形成されていることを特徴とする半導体装置。
【請求項8】
請求項7記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間に位置する部分と、前記ゲート電極と前記素子分離領域との間に位置する部分との間に、前記ゲート電極と前記側壁絶縁膜との間に位置する部分が介在していることを特徴とする半導体装置。
【請求項9】
請求項8記載の半導体装置において、
前記メタルゲート電極は、金属膜と、前記金属膜上のシリコン膜との積層構造を有していることを特徴とする半導体装置。
【請求項10】
請求項2記載の半導体装置において、
前記ゲート絶縁膜と前記半導体基板との界面に形成された、酸化シリコンまたは酸窒化シリコンからなる界面層を更に有することを特徴とする半導体装置。
【請求項11】
MISFETを有する半導体装置であって、
半導体基板と、
前記半導体基板に形成された素子分離用溝と、
前記素子分離用溝に埋め込まれた酸化シリコン膜からなる素子分離領域と、
前記素子分離領域によって規定された活性領域と、
前記素子分離領域に隣接して配置され、窒化シリコンまたは酸窒化シリコンからなる絶縁体部と、
前記活性領域、前記絶縁体部および前記素子分離領域上に延在する前記MISFETのメタルゲート電極と、
前記メタルゲート電極と前記活性領域、前記絶縁体部および前記素子分離領域との間に形成され、前記MISFETのゲート絶縁膜用の第1絶縁膜と、
前記第1絶縁膜は、ハフニウムと酸素と第1元素とを主成分として含有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記活性領域上に位置する部分の前記第1絶縁膜と前記素子分離領域上に位置する部分の前記第1絶縁膜との間には、前記絶縁体部上に位置する部分の前記第1絶縁膜が介在していることを特徴とする半導体装置。
【請求項12】
請求項11記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項13】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(c)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(d)前記金属膜上に、第1材料膜を形成する工程、
(e)前記第1材料膜、前記金属膜および前記第1絶縁膜をパターニングして、積層パターンを形成する工程、
(f)前記積層パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(g)前記側壁絶縁膜および前記積層パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(h)前記素子分離用溝を埋め、前記積層パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(i)前記積層パターンの前記第1材料膜が露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(j)前記(i)工程後、前記積層パターンの前記第1材料膜を除去する工程、
(k)前記(j)工程後、前記金属膜上および前記素子分離領域上を含む前記半導体基板上に、シリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項14】
請求項13記載の半導体装置の製造方法において、
前記メタルゲート電極のうち、前記半導体基板上に前記第1絶縁膜を介して形成された部分は、前記金属膜と、前記金属膜上の前記シリコン膜との積層構造を有し、
前記メタルゲート電極のうち、前記素子分離領域上に位置する部分は、前記金属膜を有さず、前記シリコン膜で構成されていることを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項16】
請求項15記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【請求項17】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に第2材料膜を形成する工程、
(c)前記第2材料膜をパターニングして、第2材料膜パターンを形成する工程、
(d)前記第2材料膜パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(e)前記側壁絶縁膜および前記第2材料膜パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(f)前記素子分離用溝を埋め、前記第2材料膜パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(g)前記第2材料膜パターンが露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(h)前記(g)工程後、前記第2材料膜パターンを除去する工程、
(i)前記(h)工程後、前記素子分離領域で囲まれ、かつ前記側壁絶縁膜で覆われていない領域の前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(j)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(k)前記金属膜上にシリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項18】
請求項17記載の半導体装置の製造方法において、
前記(i)工程では、前記第1絶縁膜は、前記側壁絶縁膜上および前記素子分離領域上にも形成されることを特徴とする半導体装置の製造方法。
【請求項19】
請求項18記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項20】
請求項19記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【請求項21】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に第2材料膜を形成する工程、
(c)前記第2材料膜をパターニングして、第2材料膜パターンを形成する工程、
(d)前記第2材料膜パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(e)前記素子分離用溝を埋め、前記第2材料膜パターンを覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(f)前記第2材料膜パターンが露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(g)前記(f)工程後、前記第2材料膜パターンを除去する工程、
(h)前記(g)工程後、前記半導体基板から突出している部分の前記素子分離領域の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(i)前記素子分離領域で囲まれ、かつ前記側壁絶縁膜で覆われていない領域の前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(j)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(k)前記金属膜上にシリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項22】
請求項21記載の半導体装置の製造方法において、
前記(i)工程では、前記第1絶縁膜は、前記側壁絶縁膜上および前記素子分離領域上にも形成されることを特徴とする半導体装置の製造方法。
【請求項23】
請求項22記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項24】
請求項23記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【請求項1】
MISFETを備える半導体装置であって、
半導体基板と、
前記半導体基板に形成された素子分離用溝と、
前記素子分離用溝に埋め込まれた酸化シリコン膜からなり、上部が前記半導体基板から突出している素子分離領域と、
前記半導体基板から突出している部分の前記素子分離領域の側壁上に形成され、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜と、
前記素子分離領域によって規定された前記半導体基板の活性領域上に形成され、ハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜からなる前記MISFETのゲート絶縁膜と、
前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成された、前記MISFETのメタルゲート電極と、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記メタルゲート電極は、一部が前記素子分離領域上に延在しており、
前記ゲート電極と前記半導体基板の前記活性領域との間に位置する前記ゲート絶縁膜と、前記素子分離領域との間には、前記側壁絶縁膜が介在していることを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項3】
請求項2記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、Laであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項4】
請求項3記載の半導体装置において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置。
【請求項5】
請求項4記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間に形成されているが、前記ゲート電極と前記側壁絶縁膜との間および前記ゲート電極と前記素子分離領域との間には形成されていないことを特徴とする半導体装置。
【請求項6】
請求項5記載の半導体装置において、
前記メタルゲート電極のうち、前記半導体基板の前記活性領域上に前記ゲート絶縁膜を介して形成された部分は、金属膜と、前記金属膜上のシリコン膜との積層構造を有し、
前記メタルゲート電極のうち、前記素子分離領域上に位置する部分は、前記金属膜を有さず、前記シリコン膜で構成されていることを特徴とする半導体装置。
【請求項7】
請求項2記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間、前記ゲート電極と前記側壁絶縁膜との間、および前記ゲート電極と前記素子分離領域との間に形成されていることを特徴とする半導体装置。
【請求項8】
請求項7記載の半導体装置において、
前記第1絶縁膜は、前記ゲート電極と前記半導体基板の前記活性領域との間に位置する部分と、前記ゲート電極と前記素子分離領域との間に位置する部分との間に、前記ゲート電極と前記側壁絶縁膜との間に位置する部分が介在していることを特徴とする半導体装置。
【請求項9】
請求項8記載の半導体装置において、
前記メタルゲート電極は、金属膜と、前記金属膜上のシリコン膜との積層構造を有していることを特徴とする半導体装置。
【請求項10】
請求項2記載の半導体装置において、
前記ゲート絶縁膜と前記半導体基板との界面に形成された、酸化シリコンまたは酸窒化シリコンからなる界面層を更に有することを特徴とする半導体装置。
【請求項11】
MISFETを有する半導体装置であって、
半導体基板と、
前記半導体基板に形成された素子分離用溝と、
前記素子分離用溝に埋め込まれた酸化シリコン膜からなる素子分離領域と、
前記素子分離領域によって規定された活性領域と、
前記素子分離領域に隣接して配置され、窒化シリコンまたは酸窒化シリコンからなる絶縁体部と、
前記活性領域、前記絶縁体部および前記素子分離領域上に延在する前記MISFETのメタルゲート電極と、
前記メタルゲート電極と前記活性領域、前記絶縁体部および前記素子分離領域との間に形成され、前記MISFETのゲート絶縁膜用の第1絶縁膜と、
前記第1絶縁膜は、ハフニウムと酸素と第1元素とを主成分として含有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記活性領域上に位置する部分の前記第1絶縁膜と前記素子分離領域上に位置する部分の前記第1絶縁膜との間には、前記絶縁体部上に位置する部分の前記第1絶縁膜が介在していることを特徴とする半導体装置。
【請求項12】
請求項11記載の半導体装置において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置。
【請求項13】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(c)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(d)前記金属膜上に、第1材料膜を形成する工程、
(e)前記第1材料膜、前記金属膜および前記第1絶縁膜をパターニングして、積層パターンを形成する工程、
(f)前記積層パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(g)前記側壁絶縁膜および前記積層パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(h)前記素子分離用溝を埋め、前記積層パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(i)前記積層パターンの前記第1材料膜が露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(j)前記(i)工程後、前記積層パターンの前記第1材料膜を除去する工程、
(k)前記(j)工程後、前記金属膜上および前記素子分離領域上を含む前記半導体基板上に、シリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項14】
請求項13記載の半導体装置の製造方法において、
前記メタルゲート電極のうち、前記半導体基板上に前記第1絶縁膜を介して形成された部分は、前記金属膜と、前記金属膜上の前記シリコン膜との積層構造を有し、
前記メタルゲート電極のうち、前記素子分離領域上に位置する部分は、前記金属膜を有さず、前記シリコン膜で構成されていることを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項16】
請求項15記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【請求項17】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に第2材料膜を形成する工程、
(c)前記第2材料膜をパターニングして、第2材料膜パターンを形成する工程、
(d)前記第2材料膜パターンの側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(e)前記側壁絶縁膜および前記第2材料膜パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(f)前記素子分離用溝を埋め、前記第2材料膜パターンおよび前記側壁絶縁膜を覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(g)前記第2材料膜パターンが露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(h)前記(g)工程後、前記第2材料膜パターンを除去する工程、
(i)前記(h)工程後、前記素子分離領域で囲まれ、かつ前記側壁絶縁膜で覆われていない領域の前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(j)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(k)前記金属膜上にシリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項18】
請求項17記載の半導体装置の製造方法において、
前記(i)工程では、前記第1絶縁膜は、前記側壁絶縁膜上および前記素子分離領域上にも形成されることを特徴とする半導体装置の製造方法。
【請求項19】
請求項18記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項20】
請求項19記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【請求項21】
MISFETを有する半導体装置の製造方法であって、
(a)半導体基板を用意する工程、
(b)前記半導体基板上に第2材料膜を形成する工程、
(c)前記第2材料膜をパターニングして、第2材料膜パターンを形成する工程、
(d)前記第2材料膜パターンをエッチングマスクとして前記半導体基板をエッチングして、前記半導体基板に素子分離用溝を形成する工程、
(e)前記素子分離用溝を埋め、前記第2材料膜パターンを覆うように、前記半導体基板上に酸化シリコン膜を形成する工程、
(f)前記第2材料膜パターンが露出するまで前記酸化シリコン膜を研磨することにより、前記素子分離溝に埋め込まれた前記酸化シリコン膜からなり、かつ上部が前記半導体基板から突出している素子分離領域を形成する工程、
(g)前記(f)工程後、前記第2材料膜パターンを除去する工程、
(h)前記(g)工程後、前記半導体基板から突出している部分の前記素子分離領域の側壁上に、窒化シリコンまたは酸窒化シリコンからなる側壁絶縁膜を形成する工程、
(i)前記素子分離領域で囲まれ、かつ前記側壁絶縁膜で覆われていない領域の前記半導体基板上に、前記MISFETのゲート絶縁膜用で、かつハフニウムと酸素と第1元素とを主成分として含有する第1絶縁膜を形成する工程、
(j)前記第1絶縁膜上に、前記MISFETのメタルゲート電極形成用の金属膜を形成する工程、
(k)前記金属膜上にシリコン膜を形成する工程、
(l)前記シリコン膜および前記金属膜をパターニングして、前記MISFET用のメタルゲート電極を形成する工程、
を有し、
前記MISFETがnチャネル型の場合は、前記第1元素は、1族、2族または3族のいずれかに属する元素であり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Al、TiまたはTaのいずれかであり、
前記(l)工程では、前記メタルゲート電極の一部が前記素子分離領域上に延在するように、前記メタルゲート電極が形成されることを特徴とする半導体装置の製造方法。
【請求項22】
請求項21記載の半導体装置の製造方法において、
前記(i)工程では、前記第1絶縁膜は、前記側壁絶縁膜上および前記素子分離領域上にも形成されることを特徴とする半導体装置の製造方法。
【請求項23】
請求項22記載の半導体装置の製造方法において、
前記MISFETがnチャネル型の場合は、前記第1元素は、希土類元素またはMgであり、
前記MISFETがpチャネル型の場合は、前記第1元素は、Alであることを特徴とする半導体装置の製造方法。
【請求項24】
請求項23記載の半導体装置の製造方法において、
前記側壁絶縁膜は、窒化シリコンからなることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【公開番号】特開2012−23191(P2012−23191A)
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願番号】特願2010−159693(P2010−159693)
【出願日】平成22年7月14日(2010.7.14)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願日】平成22年7月14日(2010.7.14)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]