表示装置およびその製造方法、並びに電子機器
【課題】互いに電気的に接続された薄膜トランジスタの第２電極と配線層との間の電食の発生を防止して、安定した電気特性を得ることできる表示装置およびその製造方法、並びに電子機器を提供する。
【解決手段】薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極
と、前記制御電極と対向する半導体層と、前記半導体層に電気的に接続され、光透過性材
料からなる第１電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導
体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、前記金属膜の構
成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記
光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。
【解決手段】薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極
と、前記制御電極と対向する半導体層と、前記半導体層に電気的に接続され、光透過性材
料からなる第１電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導
体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、前記金属膜の構
成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記
光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）および配線層を備えた表示装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、完全な透明（光透過性）ディスプレイの実現が望まれており、トランジスタ部分の電極にもＩＴＯ（Indium-Tin-Oxide）などの酸化物透明導電膜が用いられる。亜鉛（Ｚｎ），インジウム（Ｉｎ）あるいはガリウム（Ｇａ）等を含む酸化物半導体は、この酸化物透明導電膜との良好なコンタクトが得られるため、これを半導体層に用いてＴＦＴの開発が行われている（例えば、特許文献１）。
【０００３】
酸化物半導体を用いたＴＦＴは、従来のアモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温条件で作製しても高い移動度が期待できることから、ＴＦＴの他、発光デバイスや透明導電膜等の電子デバイス等の分野でも積極的に開発が進められている（例えば、特許文献２，特許文献３，非特許文献１，非特許文献２）。
【０００４】
このような酸化物半導体を用いたＴＦＴでは、ボトムゲート型およびトップゲート型の構造のものがこれまでに報告されている。ボトムゲート型構造は、現在液晶ディスプレイに使用されているボトムゲート型アモルファスシリコンＴＦＴの構造と類似であり、その製造プロセスを適用させることができる。ボトムゲート型のＴＦＴは、基板上にゲート電極，ゲート絶縁膜，半導体薄膜およびソース・ドレイン電極をこの順に有しており、ソース・ドレイン電極のうち、一方の電極は、例えば走査線や信号線などの配線層に接続される。酸化物透明導電膜の抵抗は高く、これを主要な配線層に使用ことは困難である。よって、上記のような配線層には例えばアルミニウム（Ａｌ）等の低抵抗な金属が用いられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−９８２８０号公報
【特許文献２】特表２００７−５１９２５６号公報
【特許文献３】特開２００８−８５０４８号公報
【非特許文献】
【０００６】
【非特許文献１】Cetin Kilic、他１名，“n-type doping of oxides by hydrogen”，Applied Physics Letters，２００２年７月１日，vol.８１，No１，p７３−７５
【非特許文献２】日本学術振興会 透明酸化物光・電子材料第１６６委員会 編「透明導電膜の技術」，ｐ１５０−１５２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような低抵抗な金属からなる配線層とＩＴＯからなるソース・ドレイン電極とでは、イオン化傾向が大きく異なる。そのため、ソース・ドレイン電極を形成する工程において、配線層とソース・ドレイン電極とが電気的に接続した状態でレジスト剥離液等の薬液に浸されると、よりイオン化傾向の大きい配線（Ａｌ）に腐食（電食）が生じ、配線の抵抗が不安定になるという問題があった。
【０００８】
本技術はかかる問題点に鑑みてなされたもので、その目的は、ＴＦＴの電極と配線層との間の電食の発生を抑えて、安定した電気特性を有する表示装置およびその製造、並びに電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本技術による表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジスタは、制御電極と、制御電極と対向する半導体層と、光透過性材料からなり、半導体層に電気的に接続された第１電極と、光透過性材料よりも低抵抗の金属膜を含むと共に、半導体層および配線層にそれぞれ電気的に接続された第２電極とを備え、金属膜の構成材料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料と導電材料とのイオン化傾向の差よりも小さいものである。本技術の電子機器は、この表示装置を備えたものである。
【００１０】
本技術による表示装置の製造方法は、薄膜トランジスタおよび配線層を形成する工程を
含み、薄膜トランジスタを形成する工程は、制御電極および制御電極と対向する半導体層
を設ける工程と、光透過性材料からなり、半導体層に電気的に接続された第１電極を設け
る工程と、光透過性材料よりも低抵抗の金属膜を、半導体層および配線層に電気的に接続
させて成膜した後、パターニングして第２電極を形成する工程とを有し、金属膜の構成材
料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料
と導電材料とのイオン化傾向の差よりも小さいものである。
【００１１】
本技術の表示装置（電子機器）または表示装置の製造方法では、第２電極の金属膜と配
線層の導電材料とのイオン化傾向の差が、光透過性材料と導電材料とのイオン化傾向の差
よりも小さいので、第２電極を第１電極と同じ構成にした場合に比べ、配線層との間で電
食が生じにくくなる。
【発明の効果】
【００１２】
本技術の表示装置およびその製造方法、並びに電子機器では、第２電極が金属膜を有す
るようにしたので、第２電極と配線層との間の電食の発生を防ぐことが可能となる。よっ
て、安定した電気特性を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の一実施の形態に係る表示装置の構成を表す図である。
【図２】酸化物半導体の特性を説明するための図である。
【図３】酸化物透明導電膜の特性を説明するための図である。
【図４】図１に示した表示装置の製造方法を工程順に表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】比較例に係る表示装置の製造方法を表す断面図である。
【図９】各種金属のイオン化傾向について説明するための図である。
【図１０】図７に示した方法で製造した薄膜トランジスタの特性を表す図である。
【図１１】適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（第２電極が金属膜を有する例）
２．適用例
【００１５】
〔実施の形態〕
図１（Ａ）は本開示の一実施の形態に係る表示装置（表示装置１）の平面構成を表し、
図１（Ｂ）は図１（Ａ）のＢ−Ｂ線に沿った断面構成の一部を表すものである。表示
装置１は、基板１１上に、マトリクス状に配設された複数の有機ＥＬ素子と、これらの素
子を駆動するための各種駆動回路とを備えており、各種駆動回路に接続された複数の配線
（電源線１１０，信号線１２０，走査線１３０）が行方向および列方向に配置されている。この表示装置１は、光透過性の高い（透明）ディスプレイであり、表示領域の広い部分に亘って光透過性材料からなる第１導電膜１６の配線が設けられている。一方、電源線１１０，信号線１２０および走査線１３０は、電気的安定性を確保するため、第１導電膜１６に第１導電膜１６よりも低抵抗な金属からなる第２導電膜１７を積層させた構成を有している。電源線１１０は電源電圧、信号線１２０は信号線駆動回路からの画像信号、走査線１３０は走査線駆動回からの走査信号をそれぞれ供給するためのものである。
【００１６】
表示装置１は、薄膜トランジスタとしてトランジスタＴｒ１，Ｔｒ２を有し、トランジ
スタＴｒ１，Ｔｒ２の間の領域には保持容量Ｃｓが設けられている。トランジスタＴｒ１
のソース電極１７Ｔ（第２電極）、ゲート電極１２Ｔ（制御電極）は、それぞれ信号線１
２０、走査線１３０に電気的に接続されている。
【００１７】
（トランンジスタＴｒ１）
トランンジスタＴｒ１は、ボトムゲート型の構造（逆スタガ構造）であり、例えば、基板１１側からゲート電極１２Ｔ，ゲート絶縁膜１３Ｔ，半導体層１４Ｔ，ドレイン電極１６Ｔ（第１電極）およびソース電極１７Ｔをこの順に有している。
【００１８】
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。スパッタリング法等により、基板１１を加熱することなく半導体層１４Ｔを成膜することが可能であれば、基板１１に安価なプラスチックフィルムを用いることも可能である。
【００１９】
ゲート電極１２Ｔは、トランジスタＴｒ１にゲート電圧を印加し、このゲート電圧により半導体層１４Ｔ中のキャリア密度を制御する役割を有するものである。ゲート電極１２Ｔは第３導電膜１２からなり、基板１１上の選択的な領域に設けられている。第３導電膜１２は、例えば白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属単体または合金からなる。第３導電膜１２は、インジウム錫酸化物(ＩＴＯ)、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の透明導電性薄膜であってもよい。
【００２０】
ゲート絶縁膜１３Ｔは、ゲート電極１２Ｔと半導体層１４Ｔとの間に、例えば、厚み５０ｎｍ〜１μｍの範囲で設けられている。ゲート絶縁膜１３Ｔは、例えばシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜，ハフニウム酸化膜，アルミニウム酸化膜，アルミニウム窒化膜，タンタル酸化膜，ジルコニウム酸化膜，ハフニウム酸窒化膜，ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜，タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも１つを含む絶縁膜により形成される。このゲート絶縁膜１３Ｔは単層構造としてもよく、または２種類以上の積層構造としてしてもよい。ゲート絶縁膜１３Ｔを２種類以上の積層構造とした場合、半導体層１４Ｔとの界面特性を改善したり、外気から半導体層１４Ｔへの不純物の混入を抑制することが可能である。
【００２１】
半導体層１４Ｔはゲート絶縁膜１３Ｔ上に島状に設けられ、ドレイン電極１６Ｔとソース電極１７Ｔとの間のゲート電極１２Ｔに対向する位置にチャネル領域が形成されるようになっている。半導体層１４Ｔは、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体により構成されている。具体的には、酸化亜鉛を主成分とする透明な酸化物半導体、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ），酸化亜鉛，アルミニウムドープ酸化亜鉛（ＡＺＯ）またはガリウムドープ酸化亜鉛（ＧＺＯ）等である。半導体層１４の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば５ｎｍ〜１００ｎｍであることが好ましい。半導体層１４Ｔは非晶質状態であっても、結晶状態であってもよいが、結晶状態であればエッチング溶液に対する耐性が高くなり、デバイス構造形成への応用が容易となる。半導体層１４Ｔは酸化物半導体材料に限らず、他の材料により形成されていてもよい。
【００２２】
チャネル保護層１５Ｔは、半導体層１４Ｔ上に設けられ、ドレイン電極１６Ｔおよびソース電極１７Ｔの形成時にチャネル（半導体層１４Ｔ）の損傷を防止するものである。チャネル保護層１５Ｔは、例えば、シリコン酸化膜またはシリコン窒化膜により構成されている。
【００２３】
ドレイン電極１６Ｔおよびソース電極１７Ｔは、互いに離間して半導体層１４Ｔおよびチャネル保護膜１５Ｔ上に設けられ、半導体層１４Ｔに電気的に接続されている。ドレイン電極１６Ｔは、第１導電膜１６により構成されている。第１導電膜１６は、例えばインジウム（Ｉｎ）または亜鉛（Ｚｎ）を主成分とした光透過性の酸化物であり、具体的には、ＩＴＯ、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の酸化物透明導電膜である。
【００２４】
ソース電極１７Ｔは、透明電極層１６ＴＡに低抵抗電極層１７ＴＡ（金属膜）が積層されたものである。透明電極層１６ＴＡ、低抵抗電極層１７ＴＡは、それぞれ第１導電膜１６、第２導電膜１７により構成されている。第２導電膜１７は、低抵抗な金属膜、例えば、アルミニウム（Ａｌ）膜または、その合金膜などである。透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡは、互いに略同じ面積を有し、平面視で同じ位置に設けられている。即ち、透明電極層１６ＴＡは低抵抗電極層１７ＴＡに覆われ、ソース電極１７Ｔの表面には、透明電極層１６ＴＡが露出していない。詳細は後述するが、本実施の形態では、ソース電極１７Ｔがその表面に低抵抗電極層１７ＴＡを有しており、これにより、信号線１２０（配線層１７Ｗ）との間の電食の発生が抑えられるようになっている。
【００２５】
透明電極層１６ＴＡと低抵抗電極層１７ＴＡとの間には、例えば、モリブデン（Ｍｏ）やチタン（Ｔｉ）などからなる界面層（図示せず）を設けて、これらの間の導電性を高めるようにしてもよい。また、低抵抗電極層１７ＴＡの上層にもモリブデン，チタンまたはこれらの窒化膜からなる保護層を設けると、電食の発生をより確実に防ぐことができ、更に、ソース電極１７Ｔの表面の酸化を防止することも可能となる。ソース電極１７Ｔは、例えば、半導体層１４Ｔ側から、厚み５ｎｍ〜３００ｎｍの透明電極層１６、厚み１００ｎｍの界面層、厚み５００ｎｍの低抵抗電極層１７ＴＡおよび厚み５０ｎｍの保護層をこの順に有するものである。
【００２６】
ソース電極１７Ｔは、低抵抗電極層１７ＴＡのみにより構成されていてもよいが、低抵抗電極層１７ＴＡが、透明電極層１６ＴＡを間にして半導体層１４上に設けられていることにより、安定したトランンジスタ特性を得ることができる。半導体層１４Ｔの構成材料である酸化物半導体は、大気中の酸素，水素または水などと反応することにより、その特性が大きく変動することが知られている。例えば、図２に示したように、３日間、大気中に置くだけでも破線から実線のように、トランジスタ特性が変化する。このようなトランンジスタ特性の変化を防止するために、トランジスタの表面をシリコン酸化膜，シリコン窒化膜または酸化アルミニウムなどで覆い、保護する方法が提案されている。しかしながら、酸化物半導体（半導体層）は、大気とだけでなく、ドレイン電極およびソース電極とも接するため、こちらの接触面での酸化・還元反応も特性に影響を与える。従って、ドレイン電極とソース電極とを互いに異なる構成にすることで、トランジスタ特性が不安定になる虞がある。本実施の形態のトランンジスタＴｒ１では、ドレイン電極１６Ｔおよびソース電極１７Ｔの構成が互いに異なっているが、半導体層１４Ｔには、共に第１導電膜１６（ドレイン電極１６Ｔ，透明電極層１６ＴＡ）が接している。これにより、第１導電膜１６（酸化物透明導電膜）から半導体層１４Ｔに酸素が十分に供給され、安定したトランジスタ特性が得られる。
【００２７】
図３は、半導体層１４Ｔと低抵抗電極層１７ＴＡとを直接接続した場合（破線）および透明電極層１６ＴＡを介して接続した場合（実線）のトランジスタ特性を表すものである。透明電極層１６ＴＡを間に設けると、電流をオンした際の立ち上がりが急峻であるのに対し、低抵抗電極層１７ＴＡを半導体層１４Ｔに直接接続すると立ち上がりが鈍くなり、スイッチング特性が低下する。即ち、ソース電極１７Ｔが、透明電極層１６ＴＡと低抵抗電極層１７ＴＡとの積層構造を有することにより、良好なトランジスタ特性を得ることができる。
【００２８】
（配線層１７Ｗ）
配線層１７Ｗ（信号線１２０）は配線レイアウトに応じて、基板１１の選択された領域に配置されており、基板１１側から透明配線層１６ＷＡおよび低抵抗配線層１７ＷＡが積層された構成を有している。透明配線層１６ＷＡ、低抵抗配線層１７ＷＡは、それぞれ第１導電膜１６、第２導電膜１７からなる。低抵抗配線層１７ＷＡにより、信号線１２０の抵抗が安定し、良好な電気特性が得られる。なお、本技術の「配線層の少なくとも一部を構成する導電材料」は、第２導電膜１７の構成材料に対応するものである。
【００２９】
（保持容量Ｃｓ）
保持容量Ｃｓは、映像信号に対応する電荷を保持する容量素子であり、基板１１側から
順に、下部電極１２Ｃ、容量絶縁膜１３Ｃおよび上部電極１６Ｃを有している。下部電極
１２Ｃおよび上部電極１６Ｃは、それぞれ第３導電膜１２、第１導電膜１６からなる。
下部電極１２ＣはトランンジスタＴｒ１（ゲート電極１２Ｔ）とは分離して選択的な領域
に設けられている。
【００３０】
この表示装置１は、例えば次のようにして製造することができる。
【００３１】
図４，図５，図６および図７は、表示装置１の製造方法を工程順に表したものである。まず基板１１の全面に例えばスパッタリング法やＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、上述の材料からなる第３導電膜１２を成膜した後、フォトリソグラフィによるパターニングを施してトランンジスタＴｒ１のゲート電極１２Ｔおよび保持容量Ｃｓの下部電極１２Ｃを形成する（図４（Ａ））。次いで、図４（Ｂ）に示したように、基板１１，ゲート電極１２Ｔおよび下部電極１２Ｃの全面に、例えばプラズマＣＶＤ法によりシリコン窒化膜およびシリコン酸化膜の積層膜よりなる絶縁膜１３を成膜する。具体的には、例えば原料ガスとしてシラン，アンモニア（ＮＨ3）および窒素（Ｎ2）等のガスを用いてシリコン窒化膜を成膜した後、例えば原料ガスとしてシランおよび一酸化二窒素等を含むガスを用いてシリコン酸化膜を成膜することにより絶縁膜１３とする。あるいは、プラズマＣＶＤ法に代え、スパッタリング法により、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜よりなる絶縁膜１３を成膜するようにしてもよい。スパッタリング法は、ターゲットとしてシリコンを用い、スパッタリングの放電雰囲気中に酸素，水蒸気，窒素等を流して反応性プラズマスパッタリングとすることでシリコン酸化膜あるいはシリコン窒化膜等を形成する方法である。絶縁膜１３により、ゲート絶縁膜１３Ｔおよび容量絶縁膜１３Ｃが形成される。
【００３２】
絶縁膜１３を成膜した後、図４（Ｃ）に示したように、例えばＤＣ（Direct Current;直流）スパッタリング法により、絶縁膜１３の上に例えばＩＧＺＯよりなる半導体膜１４を形成する。ＤＣスパッタリング法では、ＩＧＺＯのセラミックをターゲットとし、アルゴン（Ａｒ）と酸素との混合ガスによるプラズマ放電を行う。アルゴンおよび酸素は、真空容器内を真空度が１×１０-4Ｐａ以下になるまで排気した後、導入する。また、例えば、酸化亜鉛のセラミックをターゲットとしたＲＦ（Radio Frequency；高周波）スパッタリング法により酸化亜鉛からなる半導体膜１４を形成することも可能である。酸化亜鉛からなる半導体膜１４は、亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法によっても形成することができる。アルゴンおよび酸素の流量比を変化させることで、トランンジスタＴｒ１における半導体層１４Ｔ中のキャリア濃度を制御することができる。
【００３３】
半導体膜１４を設けた後、図５（Ａ）に示したように、シリコン酸化膜またはシリコン窒化膜からなる保護膜１５を成膜する。次いで、この保護膜１５をフォトリソグラフィおよびエッチングによりパターニングして（図５（Ｂ））、チャネル保護層１５Ｔを形成する。チャネル保護層１５Ｔを形成した後、絶縁膜１３にはゲート電極１２Ｔとコンタクトをとるためのパターニングを行っておく。続いて、図５（Ｃ）に示したように、半導体膜１４をパターニングして半導体層１４Ｔを形成する。半導体膜１４のパターニングは、保護膜１５と同様にフォトリソグラフィおよびエッチングにより行う。酸化物半導体膜は、酸・アルカリ液に容易に溶解するため、一般的にはウェットエッチングを用いるが、ドライエッチングを行うようにしてもよい。
【００３４】
半導体層１４Ｔを結晶性酸化物半導体とする場合には、結晶状態の半導体膜１４を成膜してもよいが、非晶質状態の半導体膜１４を形成して上記のようにパターニングした後、例えばバッチ炉での熱処理等により結晶化アニール処理を施すようにしてもよい。結晶性材料としては、例えば酸化亜鉛，インジウム，ガリウム，ジルコニウムおよびスズ等からなり、このうちのインジウムまたはスズの比率を高くしたものを使用すればよい。
【００３５】
半導体層１４Ｔを設けた後、図６（Ａ）に示したように、例えば、スパッタリング法により、ＩＴＯからなる第１導電膜１６を基板１１，ゲート絶縁膜１３Ｔ，容量絶縁膜１３Ｃ，半導体層１４Ｔおよびチャネル保護膜１５Ｔの全面に成膜する。次いで、図６（Ｂ）に示したように、第１導電膜１６の全面に例えば、アルミニウム膜の第２導電膜１７を成膜する。
【００３６】
第２導電膜１７を設けた後、この第２導電膜１７上に第１レジスト層２１を形成して（図６（Ｃ））、フォトリソグラフィおよびエッチングにより、第２導電膜１７からソース電極１７Ｔ，配線層１７Ｗの一部となる低抵抗電極層１７ＴＡ，低抵抗配線層１７ＷＡを形成する（図７（Ａ））。第２導電膜１７のエッチングは、例えば、リン酸、硝酸および酢酸を含む混合液によるウェットエッチングまたは、塩素系ガスやフロロカーボン系のガスを用いたドライエッチングにより行う。第２導電膜１７のオーバーエッチングにより、ソース電極１７Ｔおよび配線層１７Ｗの表面に第１導電膜１６が露出すると、エッチングが高速化する。これを防ぐため、第１導電膜１６と第２導電膜１７との間に例えばモリブデン膜またはチタン膜を１００ｎｍ以上の膜厚で設けておくことが好ましい。あるいは、チャネル保護膜１５Ｔの削れ量が５０ｎｍ以下となるようにエッチングを行うようにしてもよい。第２導電膜１７をパターニングした後、第２レジスト層２２を設け（図７（Ｂ））、第１導電膜１６からドレイン電極１６Ｔ、透明電極層１６ＴＡ（ソース電極１７Ｔ）、透明配線層１６ＷＡ（配線層１７Ｗ）および上部電極１６Ｃを形成する（図７（Ｃ））。第１導電膜１６のパターニングをした後、第１レジスト層２１および第２レジスト層２２を除去して、図１に示したトランンジスタＴｒ１、配線層１７Ｗおよび容量素子Ｃｓが完成する。以上のようにしてトランンジスタＴｒ１、配線層１７Ｗおよび容量素子Ｃｓを含む駆動回路を形成した後、更に有機ＥＬ素子を形成して表示装置１を製造する。本実施の形態では、上記のように第２導電膜１７により低抵抗電極層１７ＴＡおよび低抵抗配線層１７ＷＡを形成しておくことにより、ソース電極１７Ｔと配線層１７Ｗとの間の電食の発生が抑えられる。以下、これについて比較例を用いつつ説明する。
【００３７】
図８は、比較例に係る表示装置（表示装置１００）の製造方法を工程順に表すものである。この表示装置１００では、図８（Ａ）に示したように、第２導電膜１７からは、配線層１７Ｗの低抵抗配線層１７ＷＡのみが形成され、ソース電極１１６ＴＡには低抵抗電極層が設けられていない。第２導電膜１７から低抵抗配線層１７Ｗを形成した後、第１導電膜１６のパターニングによりドレイン電極１１６Ｔ，ソース電極１１６ＴＡ，透明配線層１６ＷＡおよび上部電極１６Ｃを形成する（図８（Ｂ））。続いて、図８（Ｃ）に示したように、第２導電膜１７および第１導電膜１６のパターニングに使用した、第１レジスト層１２１および第２レジスト層１２２をレジスト剥離液により除去する。このとき、表示装置１００では、ソース電極１１６ＴＡに低抵抗電極層が設けられていないため、電気的に接続されているソース電極１１６ＴＡと配線層１７Ｗとの間で電食が発生する虞がある。この電食は、イオンの存在するレジスト剥離液中に、電気的に接続された状態で、イオン化傾向の大きく異なるソース電極１１６ＴＡと配線層１７Ｗの表面の低抵抗配線層１７ＷＡとが存在することにより、よりイオン化傾向の大きい低抵抗配線層１７ＷＡが溶けだし、腐食するものである。図９に、各種金属のイオン化傾向を表す。第１導電膜１６および第２導電膜１７が、例えば、それぞれＩＴＯ膜、アルミニウム膜であれば、インジウム、アルミニウムの標準酸化還元電位は、−０．３３８２（Ｖ）、−１．６７６（Ｖ）であるから、これらのイオン化傾向は大きく異なり、よりイオン化傾向の大きなアルミニウム膜が溶けだす。この配線層１７Ｗの腐食により、抵抗が不安定になり、表示装置１００の電気特性は低下する。
【００３８】
これに対し、本実施の形態の表示装置１では、図７（Ａ）に示したように、第２導電膜１７から、低抵抗配線層１７ＷＡに加えて、ソース電極１７Ｔの低抵抗電極層１７ＴＡを形成する。これにより、第１レジスト層２１および第２レジスト層２２を除去する際に、レジスト剥離液に配線層１７Ｗとソース電極１７Ｔとが浸かっても、低抵抗配線層１７ＷＡおよび低抵抗電極層１７ＴＡの構成材料が同一（第２導電膜１７）であるため、イオン化傾向の差がなく、電食は発生しない。換言すれば、ソース電極１７Ｔの表面に低抵抗電極層１７ＴＡが設けられているため、低抵抗配線層１７ＷＡとイオン化傾向の大きく異なる透明電極層１６ＴＡがレジスト剥離液にさらされることがない。よって、低抵抗電極層１７ＴＡにより、電食の発生を防ぎ、安定した電気的特性を得ることが可能となる。本実施の形態では、低抵抗配線層１７ＷＡおよび低抵抗電極層１７ＴＡが同一の導電膜（第２導電膜１７）により構成されている例を示したが、互いにイオン化傾向が近いものであれば、別々の導電膜により構成するようにしてもよい。
【００３９】
透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡは、第１導電膜１６の成膜およびパターニング、第２導電膜１７の成膜およびパターニングをこの順に行って形成することも可能である。しかしながら、この方法で透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡを形成すると、半導体層１４Ｔが２度、エッチングのプラズマに曝されることになるため、トランジスタ特性が低下する虞がある。図１０に示したように、半導体層１４Ｔがエッチングのプラズマに曝された回数が多いほど、スイッチング特性は低下し、その立ち上がりが鈍くなる。図１０の実線および破線は、それぞれプラズマに１度および２度曝された半導体層１４Ｔのトランジスタ特性を表している。
【００４０】
よって、図６（Ａ）および図６（Ｂ）に示したように、べた膜状の第１導電膜１６および第２導電膜１７をこの順に成膜した後、第２導電膜１７、第１導電膜１６のパターニングをそれぞれ行う（図７（Ａ）および図７（Ｃ））ことが好ましい。第２導電膜１７のエッチングの際には、第２導電膜１７により半導体層１４Ｔが保護され、その劣化が抑えられるためである。
【００４１】
また、第２導電膜１７のパターニングに使用した第１レジスト層２１（図７（Ａ））を除去した後、第２レジスト層２２を設けることも可能である。しかしながら、この場合には、第１レジスト層２１を除去するためのレジスト剥離液に、べた膜状の第１導電膜１６と低抵抗電極層１７ＴＡおよび低抵抗配線層１７ＷＡの側面とが浸るため、低抵抗配線層１７ＷＡが腐食して、電気抵抗が上昇する虞がある。このため、第１レジスト層２１を除去せずに、第２レジスト層２２を設けることが好ましい。
【００４２】
この表示装置１では、各有機ＥＬ素子に対して走査線１３０からトランジスタＴｒ１のゲート電極１２Ｔを介して走査信号が供給されると共に、信号線１２０（配線層１７Ｗ）からの画像信号がトランジスタＴｒ１のソース電極１７Ｔを介して保持容量Ｃｓに保持される。すなわち、この保持容量Ｃｓに保持された信号に応じてトランジスタＴｒ２がオンオフ制御され、これにより、有機ＥＬ素子に駆動電流が注入される。トランジスタＴｒ１，Ｔｒ２では、ゲート電極にしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極とドレイン電極との間の半導体層のチャネル領域中に電流（ドレイン電流）が生じ、上述のように駆動を行う。
【００４３】
ここでは、ソース電極１７Ｔの表面に、配線層１７Ｗの低抵抗配線層１７ＷＡと同一の導電膜（第２導電膜１７）からなる低抵抗電極層１７ＴＡが設けられているため、製造時におけるソース電極１７Ｔと配線層１７Ｗとの間の電食の発生が抑えられる。よって、表示装置１の電気的特性は安定する。
【００４４】
このように本実施の形態の表示装置１では、ソース電極１７Ｔに低抵抗電極層１７ＴＡを設けるようにしたので、ソース電極１７Ｔと配線層１７Ｗとの間の電食を防いで安定した電気的特性を得ることができる。
【００４５】
なお、低抵抗電極層１７ＴＡと低抵抗配線層１７ＷＡは、同一の導電膜により構成されていることが好ましいが、互いに異なるものであっても、これらのイオン化傾向の差が透明電極層１６ＴＡと低抵抗配線層１７ＷＡとの差よりも近いものであれば、電食の発生を抑えることが可能である。
【００４６】
このような表示装置１は、例えば次の適用例１〜５に示した電子機器に搭載することができる。
【００４７】
＜適用例１＞
図１１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
【００４８】
＜適用例２＞
図１２は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
【００４９】
＜適用例３＞
図１３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
【００５０】
＜適用例４＞
図１４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
【００５１】
＜適用例５＞
図１５は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
【００５２】
以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００５３】
また、上記実施の形態では、トランンジスタＴｒ１のソース電極１７Ｔが配線層１７Ｗに接続されている場合について説明したが、ドレイン電極が接続されていてもよい。更に、トランジスタＴｒ１が、ボトムゲート型構造である場合について説明したが、トップゲート型構造のトランジスタであっても適用可能である。加えて、上記実施の形態では、本技術の配線層およびトランンジスタが信号線１２０およびトランンジスタＴｒ１である場合について説明したが、他の配線層およびトランジスタにも適用できる。
【００５４】
また、更に、本技術は、有機ＥＬ表示装置のほか、液晶表示装置、無機エレクトロルミネッセンス表示装置、またはエレクトロデポジション型もしくはエレクトロクロミック型の表示装置などの他の表示装置にも適用可能である。
【００５５】
なお、本技術は以下のような構成をとることも可能である。
（１）薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、
前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。
（２）前記金属膜の構成材料は、前記導電材料と同一である前記（１）記載の表示装置。
（３）前記第２電極では、前記光透過性材料からなる膜に前記金属膜が積層され、前記配線 層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されて
いる前記（１）または（２）記載の表示装置。
（４）前記光透過性材料は、ＩＴＯ（Indium-Tin-Oxide）であり、前記金属膜は、アルミニウム（Ａｌ）膜である前記（１）乃至（３）のうちいずれか１つに記載の表示装置。
（５）前記半導体層は、酸化物半導体からなる前記（１）乃至（４）のうちいずれか１つに 記載の表示装置。
（６）薄膜トランジスタおよび配線層を形成する工程を含み、前記薄膜トランジスタを形
成する工程は、制御電極および前記制御電極と対向する半導体膜を設ける工程と、光透過
性材料からなり、前記半導体膜に電気的に接続された第１電極を設ける工程と、前記光透
過性材料よりも低抵抗の金属膜を、前記半導体膜および前記配線層に電気的に接続させて
成膜した後、パターニングして第２電極を形成する工程とを有し、前記金属膜の構成材料
と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過
性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置の製造方法。
（７）前記第２電極を形成する工程では、前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする前記（６）記載の表示装置の製造方法。
（８）前記光透過性材料からなる膜および前記金属膜のパターニングでは、第１レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第１レジスト層上に第２レジスト層を形成して前記光透過性材料からなる膜をパターニングする前記（７）記載の表示装置の製造方法。
（９）表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄
膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料から
なり、前記半導体層に電気的に接続された第１電極と、前記光透過性材料よりも低抵抗の
金属膜を有し、前記半導体層および前記配線層に電気的に接続された第２電極とを含み、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾
向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい電子機器。
【符号の説明】
【００５６】
１・・・表示装置、Ｔｒ１，Ｔｒ２・・・トランジスタ、Ｃｓ・・・保持容量、１１・・・基板、１２Ｔ・・・ゲート電極，１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・半導体層、１５Ｔ・・・チャネル保護層、１６Ｔ・・・ドレイン電極、１７Ｔ・・・ソース電極、１６ＴＡ・・・透明電極層、１７ＴＡ・・・低抵抗電極層、１７Ｗ・・・配線層、１６ＷＡ・・・透明配線層、１７ＷＡ・・・低抵抗配線層、１２Ｃ・・・下部電極、１３Ｃ・・・容量絶縁膜、１６Ｃ・・・上部電極、１１０・・・電源線、１２０・・・信号線、１３０・・・走査線、１２・・・第３導電膜、１６・・・第１導電膜、１７・・・第２導電膜。
【技術分野】
【０００１】
本技術は、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）および配線層を備えた表示装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、完全な透明（光透過性）ディスプレイの実現が望まれており、トランジスタ部分の電極にもＩＴＯ（Indium-Tin-Oxide）などの酸化物透明導電膜が用いられる。亜鉛（Ｚｎ），インジウム（Ｉｎ）あるいはガリウム（Ｇａ）等を含む酸化物半導体は、この酸化物透明導電膜との良好なコンタクトが得られるため、これを半導体層に用いてＴＦＴの開発が行われている（例えば、特許文献１）。
【０００３】
酸化物半導体を用いたＴＦＴは、従来のアモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温条件で作製しても高い移動度が期待できることから、ＴＦＴの他、発光デバイスや透明導電膜等の電子デバイス等の分野でも積極的に開発が進められている（例えば、特許文献２，特許文献３，非特許文献１，非特許文献２）。
【０００４】
このような酸化物半導体を用いたＴＦＴでは、ボトムゲート型およびトップゲート型の構造のものがこれまでに報告されている。ボトムゲート型構造は、現在液晶ディスプレイに使用されているボトムゲート型アモルファスシリコンＴＦＴの構造と類似であり、その製造プロセスを適用させることができる。ボトムゲート型のＴＦＴは、基板上にゲート電極，ゲート絶縁膜，半導体薄膜およびソース・ドレイン電極をこの順に有しており、ソース・ドレイン電極のうち、一方の電極は、例えば走査線や信号線などの配線層に接続される。酸化物透明導電膜の抵抗は高く、これを主要な配線層に使用ことは困難である。よって、上記のような配線層には例えばアルミニウム（Ａｌ）等の低抵抗な金属が用いられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−９８２８０号公報
【特許文献２】特表２００７−５１９２５６号公報
【特許文献３】特開２００８−８５０４８号公報
【非特許文献】
【０００６】
【非特許文献１】Cetin Kilic、他１名，“n-type doping of oxides by hydrogen”，Applied Physics Letters，２００２年７月１日，vol.８１，No１，p７３−７５
【非特許文献２】日本学術振興会 透明酸化物光・電子材料第１６６委員会 編「透明導電膜の技術」，ｐ１５０−１５２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような低抵抗な金属からなる配線層とＩＴＯからなるソース・ドレイン電極とでは、イオン化傾向が大きく異なる。そのため、ソース・ドレイン電極を形成する工程において、配線層とソース・ドレイン電極とが電気的に接続した状態でレジスト剥離液等の薬液に浸されると、よりイオン化傾向の大きい配線（Ａｌ）に腐食（電食）が生じ、配線の抵抗が不安定になるという問題があった。
【０００８】
本技術はかかる問題点に鑑みてなされたもので、その目的は、ＴＦＴの電極と配線層との間の電食の発生を抑えて、安定した電気特性を有する表示装置およびその製造、並びに電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本技術による表示装置は、薄膜トランジスタおよび配線層を備え、薄膜トランジスタは、制御電極と、制御電極と対向する半導体層と、光透過性材料からなり、半導体層に電気的に接続された第１電極と、光透過性材料よりも低抵抗の金属膜を含むと共に、半導体層および配線層にそれぞれ電気的に接続された第２電極とを備え、金属膜の構成材料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料と導電材料とのイオン化傾向の差よりも小さいものである。本技術の電子機器は、この表示装置を備えたものである。
【００１０】
本技術による表示装置の製造方法は、薄膜トランジスタおよび配線層を形成する工程を
含み、薄膜トランジスタを形成する工程は、制御電極および制御電極と対向する半導体層
を設ける工程と、光透過性材料からなり、半導体層に電気的に接続された第１電極を設け
る工程と、光透過性材料よりも低抵抗の金属膜を、半導体層および配線層に電気的に接続
させて成膜した後、パターニングして第２電極を形成する工程とを有し、金属膜の構成材
料と配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、光透過性材料
と導電材料とのイオン化傾向の差よりも小さいものである。
【００１１】
本技術の表示装置（電子機器）または表示装置の製造方法では、第２電極の金属膜と配
線層の導電材料とのイオン化傾向の差が、光透過性材料と導電材料とのイオン化傾向の差
よりも小さいので、第２電極を第１電極と同じ構成にした場合に比べ、配線層との間で電
食が生じにくくなる。
【発明の効果】
【００１２】
本技術の表示装置およびその製造方法、並びに電子機器では、第２電極が金属膜を有す
るようにしたので、第２電極と配線層との間の電食の発生を防ぐことが可能となる。よっ
て、安定した電気特性を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の一実施の形態に係る表示装置の構成を表す図である。
【図２】酸化物半導体の特性を説明するための図である。
【図３】酸化物透明導電膜の特性を説明するための図である。
【図４】図１に示した表示装置の製造方法を工程順に表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】図５に続く工程を表す断面図である。
【図７】図６に続く工程を表す断面図である。
【図８】比較例に係る表示装置の製造方法を表す断面図である。
【図９】各種金属のイオン化傾向について説明するための図である。
【図１０】図７に示した方法で製造した薄膜トランジスタの特性を表す図である。
【図１１】適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（第２電極が金属膜を有する例）
２．適用例
【００１５】
〔実施の形態〕
図１（Ａ）は本開示の一実施の形態に係る表示装置（表示装置１）の平面構成を表し、
図１（Ｂ）は図１（Ａ）のＢ−Ｂ線に沿った断面構成の一部を表すものである。表示
装置１は、基板１１上に、マトリクス状に配設された複数の有機ＥＬ素子と、これらの素
子を駆動するための各種駆動回路とを備えており、各種駆動回路に接続された複数の配線
（電源線１１０，信号線１２０，走査線１３０）が行方向および列方向に配置されている。この表示装置１は、光透過性の高い（透明）ディスプレイであり、表示領域の広い部分に亘って光透過性材料からなる第１導電膜１６の配線が設けられている。一方、電源線１１０，信号線１２０および走査線１３０は、電気的安定性を確保するため、第１導電膜１６に第１導電膜１６よりも低抵抗な金属からなる第２導電膜１７を積層させた構成を有している。電源線１１０は電源電圧、信号線１２０は信号線駆動回路からの画像信号、走査線１３０は走査線駆動回からの走査信号をそれぞれ供給するためのものである。
【００１６】
表示装置１は、薄膜トランジスタとしてトランジスタＴｒ１，Ｔｒ２を有し、トランジ
スタＴｒ１，Ｔｒ２の間の領域には保持容量Ｃｓが設けられている。トランジスタＴｒ１
のソース電極１７Ｔ（第２電極）、ゲート電極１２Ｔ（制御電極）は、それぞれ信号線１
２０、走査線１３０に電気的に接続されている。
【００１７】
（トランンジスタＴｒ１）
トランンジスタＴｒ１は、ボトムゲート型の構造（逆スタガ構造）であり、例えば、基板１１側からゲート電極１２Ｔ，ゲート絶縁膜１３Ｔ，半導体層１４Ｔ，ドレイン電極１６Ｔ（第１電極）およびソース電極１７Ｔをこの順に有している。
【００１８】
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。スパッタリング法等により、基板１１を加熱することなく半導体層１４Ｔを成膜することが可能であれば、基板１１に安価なプラスチックフィルムを用いることも可能である。
【００１９】
ゲート電極１２Ｔは、トランジスタＴｒ１にゲート電圧を印加し、このゲート電圧により半導体層１４Ｔ中のキャリア密度を制御する役割を有するものである。ゲート電極１２Ｔは第３導電膜１２からなり、基板１１上の選択的な領域に設けられている。第３導電膜１２は、例えば白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属単体または合金からなる。第３導電膜１２は、インジウム錫酸化物(ＩＴＯ)、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の透明導電性薄膜であってもよい。
【００２０】
ゲート絶縁膜１３Ｔは、ゲート電極１２Ｔと半導体層１４Ｔとの間に、例えば、厚み５０ｎｍ〜１μｍの範囲で設けられている。ゲート絶縁膜１３Ｔは、例えばシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜，ハフニウム酸化膜，アルミニウム酸化膜，アルミニウム窒化膜，タンタル酸化膜，ジルコニウム酸化膜，ハフニウム酸窒化膜，ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜，タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも１つを含む絶縁膜により形成される。このゲート絶縁膜１３Ｔは単層構造としてもよく、または２種類以上の積層構造としてしてもよい。ゲート絶縁膜１３Ｔを２種類以上の積層構造とした場合、半導体層１４Ｔとの界面特性を改善したり、外気から半導体層１４Ｔへの不純物の混入を抑制することが可能である。
【００２１】
半導体層１４Ｔはゲート絶縁膜１３Ｔ上に島状に設けられ、ドレイン電極１６Ｔとソース電極１７Ｔとの間のゲート電極１２Ｔに対向する位置にチャネル領域が形成されるようになっている。半導体層１４Ｔは、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），アルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体により構成されている。具体的には、酸化亜鉛を主成分とする透明な酸化物半導体、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ），酸化亜鉛，アルミニウムドープ酸化亜鉛（ＡＺＯ）またはガリウムドープ酸化亜鉛（ＧＺＯ）等である。半導体層１４の厚みは、製造工程でのアニールによる酸素供給効率を考慮すると、例えば５ｎｍ〜１００ｎｍであることが好ましい。半導体層１４Ｔは非晶質状態であっても、結晶状態であってもよいが、結晶状態であればエッチング溶液に対する耐性が高くなり、デバイス構造形成への応用が容易となる。半導体層１４Ｔは酸化物半導体材料に限らず、他の材料により形成されていてもよい。
【００２２】
チャネル保護層１５Ｔは、半導体層１４Ｔ上に設けられ、ドレイン電極１６Ｔおよびソース電極１７Ｔの形成時にチャネル（半導体層１４Ｔ）の損傷を防止するものである。チャネル保護層１５Ｔは、例えば、シリコン酸化膜またはシリコン窒化膜により構成されている。
【００２３】
ドレイン電極１６Ｔおよびソース電極１７Ｔは、互いに離間して半導体層１４Ｔおよびチャネル保護膜１５Ｔ上に設けられ、半導体層１４Ｔに電気的に接続されている。ドレイン電極１６Ｔは、第１導電膜１６により構成されている。第１導電膜１６は、例えばインジウム（Ｉｎ）または亜鉛（Ｚｎ）を主成分とした光透過性の酸化物であり、具体的には、ＩＴＯ、インジウム亜鉛酸化物(ＩＺＯ)、酸化亜鉛(ＺｎＯ)等の酸化物透明導電膜である。
【００２４】
ソース電極１７Ｔは、透明電極層１６ＴＡに低抵抗電極層１７ＴＡ（金属膜）が積層されたものである。透明電極層１６ＴＡ、低抵抗電極層１７ＴＡは、それぞれ第１導電膜１６、第２導電膜１７により構成されている。第２導電膜１７は、低抵抗な金属膜、例えば、アルミニウム（Ａｌ）膜または、その合金膜などである。透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡは、互いに略同じ面積を有し、平面視で同じ位置に設けられている。即ち、透明電極層１６ＴＡは低抵抗電極層１７ＴＡに覆われ、ソース電極１７Ｔの表面には、透明電極層１６ＴＡが露出していない。詳細は後述するが、本実施の形態では、ソース電極１７Ｔがその表面に低抵抗電極層１７ＴＡを有しており、これにより、信号線１２０（配線層１７Ｗ）との間の電食の発生が抑えられるようになっている。
【００２５】
透明電極層１６ＴＡと低抵抗電極層１７ＴＡとの間には、例えば、モリブデン（Ｍｏ）やチタン（Ｔｉ）などからなる界面層（図示せず）を設けて、これらの間の導電性を高めるようにしてもよい。また、低抵抗電極層１７ＴＡの上層にもモリブデン，チタンまたはこれらの窒化膜からなる保護層を設けると、電食の発生をより確実に防ぐことができ、更に、ソース電極１７Ｔの表面の酸化を防止することも可能となる。ソース電極１７Ｔは、例えば、半導体層１４Ｔ側から、厚み５ｎｍ〜３００ｎｍの透明電極層１６、厚み１００ｎｍの界面層、厚み５００ｎｍの低抵抗電極層１７ＴＡおよび厚み５０ｎｍの保護層をこの順に有するものである。
【００２６】
ソース電極１７Ｔは、低抵抗電極層１７ＴＡのみにより構成されていてもよいが、低抵抗電極層１７ＴＡが、透明電極層１６ＴＡを間にして半導体層１４上に設けられていることにより、安定したトランンジスタ特性を得ることができる。半導体層１４Ｔの構成材料である酸化物半導体は、大気中の酸素，水素または水などと反応することにより、その特性が大きく変動することが知られている。例えば、図２に示したように、３日間、大気中に置くだけでも破線から実線のように、トランジスタ特性が変化する。このようなトランンジスタ特性の変化を防止するために、トランジスタの表面をシリコン酸化膜，シリコン窒化膜または酸化アルミニウムなどで覆い、保護する方法が提案されている。しかしながら、酸化物半導体（半導体層）は、大気とだけでなく、ドレイン電極およびソース電極とも接するため、こちらの接触面での酸化・還元反応も特性に影響を与える。従って、ドレイン電極とソース電極とを互いに異なる構成にすることで、トランジスタ特性が不安定になる虞がある。本実施の形態のトランンジスタＴｒ１では、ドレイン電極１６Ｔおよびソース電極１７Ｔの構成が互いに異なっているが、半導体層１４Ｔには、共に第１導電膜１６（ドレイン電極１６Ｔ，透明電極層１６ＴＡ）が接している。これにより、第１導電膜１６（酸化物透明導電膜）から半導体層１４Ｔに酸素が十分に供給され、安定したトランジスタ特性が得られる。
【００２７】
図３は、半導体層１４Ｔと低抵抗電極層１７ＴＡとを直接接続した場合（破線）および透明電極層１６ＴＡを介して接続した場合（実線）のトランジスタ特性を表すものである。透明電極層１６ＴＡを間に設けると、電流をオンした際の立ち上がりが急峻であるのに対し、低抵抗電極層１７ＴＡを半導体層１４Ｔに直接接続すると立ち上がりが鈍くなり、スイッチング特性が低下する。即ち、ソース電極１７Ｔが、透明電極層１６ＴＡと低抵抗電極層１７ＴＡとの積層構造を有することにより、良好なトランジスタ特性を得ることができる。
【００２８】
（配線層１７Ｗ）
配線層１７Ｗ（信号線１２０）は配線レイアウトに応じて、基板１１の選択された領域に配置されており、基板１１側から透明配線層１６ＷＡおよび低抵抗配線層１７ＷＡが積層された構成を有している。透明配線層１６ＷＡ、低抵抗配線層１７ＷＡは、それぞれ第１導電膜１６、第２導電膜１７からなる。低抵抗配線層１７ＷＡにより、信号線１２０の抵抗が安定し、良好な電気特性が得られる。なお、本技術の「配線層の少なくとも一部を構成する導電材料」は、第２導電膜１７の構成材料に対応するものである。
【００２９】
（保持容量Ｃｓ）
保持容量Ｃｓは、映像信号に対応する電荷を保持する容量素子であり、基板１１側から
順に、下部電極１２Ｃ、容量絶縁膜１３Ｃおよび上部電極１６Ｃを有している。下部電極
１２Ｃおよび上部電極１６Ｃは、それぞれ第３導電膜１２、第１導電膜１６からなる。
下部電極１２ＣはトランンジスタＴｒ１（ゲート電極１２Ｔ）とは分離して選択的な領域
に設けられている。
【００３０】
この表示装置１は、例えば次のようにして製造することができる。
【００３１】
図４，図５，図６および図７は、表示装置１の製造方法を工程順に表したものである。まず基板１１の全面に例えばスパッタリング法やＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、上述の材料からなる第３導電膜１２を成膜した後、フォトリソグラフィによるパターニングを施してトランンジスタＴｒ１のゲート電極１２Ｔおよび保持容量Ｃｓの下部電極１２Ｃを形成する（図４（Ａ））。次いで、図４（Ｂ）に示したように、基板１１，ゲート電極１２Ｔおよび下部電極１２Ｃの全面に、例えばプラズマＣＶＤ法によりシリコン窒化膜およびシリコン酸化膜の積層膜よりなる絶縁膜１３を成膜する。具体的には、例えば原料ガスとしてシラン，アンモニア（ＮＨ3）および窒素（Ｎ2）等のガスを用いてシリコン窒化膜を成膜した後、例えば原料ガスとしてシランおよび一酸化二窒素等を含むガスを用いてシリコン酸化膜を成膜することにより絶縁膜１３とする。あるいは、プラズマＣＶＤ法に代え、スパッタリング法により、シリコン窒化膜，シリコン酸化膜，酸化アルミニウム膜または窒化アルミニウム膜よりなる絶縁膜１３を成膜するようにしてもよい。スパッタリング法は、ターゲットとしてシリコンを用い、スパッタリングの放電雰囲気中に酸素，水蒸気，窒素等を流して反応性プラズマスパッタリングとすることでシリコン酸化膜あるいはシリコン窒化膜等を形成する方法である。絶縁膜１３により、ゲート絶縁膜１３Ｔおよび容量絶縁膜１３Ｃが形成される。
【００３２】
絶縁膜１３を成膜した後、図４（Ｃ）に示したように、例えばＤＣ（Direct Current;直流）スパッタリング法により、絶縁膜１３の上に例えばＩＧＺＯよりなる半導体膜１４を形成する。ＤＣスパッタリング法では、ＩＧＺＯのセラミックをターゲットとし、アルゴン（Ａｒ）と酸素との混合ガスによるプラズマ放電を行う。アルゴンおよび酸素は、真空容器内を真空度が１×１０-4Ｐａ以下になるまで排気した後、導入する。また、例えば、酸化亜鉛のセラミックをターゲットとしたＲＦ（Radio Frequency；高周波）スパッタリング法により酸化亜鉛からなる半導体膜１４を形成することも可能である。酸化亜鉛からなる半導体膜１４は、亜鉛の金属ターゲットを用いてアルゴンおよび酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタリング法によっても形成することができる。アルゴンおよび酸素の流量比を変化させることで、トランンジスタＴｒ１における半導体層１４Ｔ中のキャリア濃度を制御することができる。
【００３３】
半導体膜１４を設けた後、図５（Ａ）に示したように、シリコン酸化膜またはシリコン窒化膜からなる保護膜１５を成膜する。次いで、この保護膜１５をフォトリソグラフィおよびエッチングによりパターニングして（図５（Ｂ））、チャネル保護層１５Ｔを形成する。チャネル保護層１５Ｔを形成した後、絶縁膜１３にはゲート電極１２Ｔとコンタクトをとるためのパターニングを行っておく。続いて、図５（Ｃ）に示したように、半導体膜１４をパターニングして半導体層１４Ｔを形成する。半導体膜１４のパターニングは、保護膜１５と同様にフォトリソグラフィおよびエッチングにより行う。酸化物半導体膜は、酸・アルカリ液に容易に溶解するため、一般的にはウェットエッチングを用いるが、ドライエッチングを行うようにしてもよい。
【００３４】
半導体層１４Ｔを結晶性酸化物半導体とする場合には、結晶状態の半導体膜１４を成膜してもよいが、非晶質状態の半導体膜１４を形成して上記のようにパターニングした後、例えばバッチ炉での熱処理等により結晶化アニール処理を施すようにしてもよい。結晶性材料としては、例えば酸化亜鉛，インジウム，ガリウム，ジルコニウムおよびスズ等からなり、このうちのインジウムまたはスズの比率を高くしたものを使用すればよい。
【００３５】
半導体層１４Ｔを設けた後、図６（Ａ）に示したように、例えば、スパッタリング法により、ＩＴＯからなる第１導電膜１６を基板１１，ゲート絶縁膜１３Ｔ，容量絶縁膜１３Ｃ，半導体層１４Ｔおよびチャネル保護膜１５Ｔの全面に成膜する。次いで、図６（Ｂ）に示したように、第１導電膜１６の全面に例えば、アルミニウム膜の第２導電膜１７を成膜する。
【００３６】
第２導電膜１７を設けた後、この第２導電膜１７上に第１レジスト層２１を形成して（図６（Ｃ））、フォトリソグラフィおよびエッチングにより、第２導電膜１７からソース電極１７Ｔ，配線層１７Ｗの一部となる低抵抗電極層１７ＴＡ，低抵抗配線層１７ＷＡを形成する（図７（Ａ））。第２導電膜１７のエッチングは、例えば、リン酸、硝酸および酢酸を含む混合液によるウェットエッチングまたは、塩素系ガスやフロロカーボン系のガスを用いたドライエッチングにより行う。第２導電膜１７のオーバーエッチングにより、ソース電極１７Ｔおよび配線層１７Ｗの表面に第１導電膜１６が露出すると、エッチングが高速化する。これを防ぐため、第１導電膜１６と第２導電膜１７との間に例えばモリブデン膜またはチタン膜を１００ｎｍ以上の膜厚で設けておくことが好ましい。あるいは、チャネル保護膜１５Ｔの削れ量が５０ｎｍ以下となるようにエッチングを行うようにしてもよい。第２導電膜１７をパターニングした後、第２レジスト層２２を設け（図７（Ｂ））、第１導電膜１６からドレイン電極１６Ｔ、透明電極層１６ＴＡ（ソース電極１７Ｔ）、透明配線層１６ＷＡ（配線層１７Ｗ）および上部電極１６Ｃを形成する（図７（Ｃ））。第１導電膜１６のパターニングをした後、第１レジスト層２１および第２レジスト層２２を除去して、図１に示したトランンジスタＴｒ１、配線層１７Ｗおよび容量素子Ｃｓが完成する。以上のようにしてトランンジスタＴｒ１、配線層１７Ｗおよび容量素子Ｃｓを含む駆動回路を形成した後、更に有機ＥＬ素子を形成して表示装置１を製造する。本実施の形態では、上記のように第２導電膜１７により低抵抗電極層１７ＴＡおよび低抵抗配線層１７ＷＡを形成しておくことにより、ソース電極１７Ｔと配線層１７Ｗとの間の電食の発生が抑えられる。以下、これについて比較例を用いつつ説明する。
【００３７】
図８は、比較例に係る表示装置（表示装置１００）の製造方法を工程順に表すものである。この表示装置１００では、図８（Ａ）に示したように、第２導電膜１７からは、配線層１７Ｗの低抵抗配線層１７ＷＡのみが形成され、ソース電極１１６ＴＡには低抵抗電極層が設けられていない。第２導電膜１７から低抵抗配線層１７Ｗを形成した後、第１導電膜１６のパターニングによりドレイン電極１１６Ｔ，ソース電極１１６ＴＡ，透明配線層１６ＷＡおよび上部電極１６Ｃを形成する（図８（Ｂ））。続いて、図８（Ｃ）に示したように、第２導電膜１７および第１導電膜１６のパターニングに使用した、第１レジスト層１２１および第２レジスト層１２２をレジスト剥離液により除去する。このとき、表示装置１００では、ソース電極１１６ＴＡに低抵抗電極層が設けられていないため、電気的に接続されているソース電極１１６ＴＡと配線層１７Ｗとの間で電食が発生する虞がある。この電食は、イオンの存在するレジスト剥離液中に、電気的に接続された状態で、イオン化傾向の大きく異なるソース電極１１６ＴＡと配線層１７Ｗの表面の低抵抗配線層１７ＷＡとが存在することにより、よりイオン化傾向の大きい低抵抗配線層１７ＷＡが溶けだし、腐食するものである。図９に、各種金属のイオン化傾向を表す。第１導電膜１６および第２導電膜１７が、例えば、それぞれＩＴＯ膜、アルミニウム膜であれば、インジウム、アルミニウムの標準酸化還元電位は、−０．３３８２（Ｖ）、−１．６７６（Ｖ）であるから、これらのイオン化傾向は大きく異なり、よりイオン化傾向の大きなアルミニウム膜が溶けだす。この配線層１７Ｗの腐食により、抵抗が不安定になり、表示装置１００の電気特性は低下する。
【００３８】
これに対し、本実施の形態の表示装置１では、図７（Ａ）に示したように、第２導電膜１７から、低抵抗配線層１７ＷＡに加えて、ソース電極１７Ｔの低抵抗電極層１７ＴＡを形成する。これにより、第１レジスト層２１および第２レジスト層２２を除去する際に、レジスト剥離液に配線層１７Ｗとソース電極１７Ｔとが浸かっても、低抵抗配線層１７ＷＡおよび低抵抗電極層１７ＴＡの構成材料が同一（第２導電膜１７）であるため、イオン化傾向の差がなく、電食は発生しない。換言すれば、ソース電極１７Ｔの表面に低抵抗電極層１７ＴＡが設けられているため、低抵抗配線層１７ＷＡとイオン化傾向の大きく異なる透明電極層１６ＴＡがレジスト剥離液にさらされることがない。よって、低抵抗電極層１７ＴＡにより、電食の発生を防ぎ、安定した電気的特性を得ることが可能となる。本実施の形態では、低抵抗配線層１７ＷＡおよび低抵抗電極層１７ＴＡが同一の導電膜（第２導電膜１７）により構成されている例を示したが、互いにイオン化傾向が近いものであれば、別々の導電膜により構成するようにしてもよい。
【００３９】
透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡは、第１導電膜１６の成膜およびパターニング、第２導電膜１７の成膜およびパターニングをこの順に行って形成することも可能である。しかしながら、この方法で透明電極層１６ＴＡおよび低抵抗電極層１７ＴＡを形成すると、半導体層１４Ｔが２度、エッチングのプラズマに曝されることになるため、トランジスタ特性が低下する虞がある。図１０に示したように、半導体層１４Ｔがエッチングのプラズマに曝された回数が多いほど、スイッチング特性は低下し、その立ち上がりが鈍くなる。図１０の実線および破線は、それぞれプラズマに１度および２度曝された半導体層１４Ｔのトランジスタ特性を表している。
【００４０】
よって、図６（Ａ）および図６（Ｂ）に示したように、べた膜状の第１導電膜１６および第２導電膜１７をこの順に成膜した後、第２導電膜１７、第１導電膜１６のパターニングをそれぞれ行う（図７（Ａ）および図７（Ｃ））ことが好ましい。第２導電膜１７のエッチングの際には、第２導電膜１７により半導体層１４Ｔが保護され、その劣化が抑えられるためである。
【００４１】
また、第２導電膜１７のパターニングに使用した第１レジスト層２１（図７（Ａ））を除去した後、第２レジスト層２２を設けることも可能である。しかしながら、この場合には、第１レジスト層２１を除去するためのレジスト剥離液に、べた膜状の第１導電膜１６と低抵抗電極層１７ＴＡおよび低抵抗配線層１７ＷＡの側面とが浸るため、低抵抗配線層１７ＷＡが腐食して、電気抵抗が上昇する虞がある。このため、第１レジスト層２１を除去せずに、第２レジスト層２２を設けることが好ましい。
【００４２】
この表示装置１では、各有機ＥＬ素子に対して走査線１３０からトランジスタＴｒ１のゲート電極１２Ｔを介して走査信号が供給されると共に、信号線１２０（配線層１７Ｗ）からの画像信号がトランジスタＴｒ１のソース電極１７Ｔを介して保持容量Ｃｓに保持される。すなわち、この保持容量Ｃｓに保持された信号に応じてトランジスタＴｒ２がオンオフ制御され、これにより、有機ＥＬ素子に駆動電流が注入される。トランジスタＴｒ１，Ｔｒ２では、ゲート電極にしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極とドレイン電極との間の半導体層のチャネル領域中に電流（ドレイン電流）が生じ、上述のように駆動を行う。
【００４３】
ここでは、ソース電極１７Ｔの表面に、配線層１７Ｗの低抵抗配線層１７ＷＡと同一の導電膜（第２導電膜１７）からなる低抵抗電極層１７ＴＡが設けられているため、製造時におけるソース電極１７Ｔと配線層１７Ｗとの間の電食の発生が抑えられる。よって、表示装置１の電気的特性は安定する。
【００４４】
このように本実施の形態の表示装置１では、ソース電極１７Ｔに低抵抗電極層１７ＴＡを設けるようにしたので、ソース電極１７Ｔと配線層１７Ｗとの間の電食を防いで安定した電気的特性を得ることができる。
【００４５】
なお、低抵抗電極層１７ＴＡと低抵抗配線層１７ＷＡは、同一の導電膜により構成されていることが好ましいが、互いに異なるものであっても、これらのイオン化傾向の差が透明電極層１６ＴＡと低抵抗配線層１７ＷＡとの差よりも近いものであれば、電食の発生を抑えることが可能である。
【００４６】
このような表示装置１は、例えば次の適用例１〜５に示した電子機器に搭載することができる。
【００４７】
＜適用例１＞
図１１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
【００４８】
＜適用例２＞
図１２は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
【００４９】
＜適用例３＞
図１３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
【００５０】
＜適用例４＞
図１４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
【００５１】
＜適用例５＞
図１５は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
【００５２】
以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００５３】
また、上記実施の形態では、トランンジスタＴｒ１のソース電極１７Ｔが配線層１７Ｗに接続されている場合について説明したが、ドレイン電極が接続されていてもよい。更に、トランジスタＴｒ１が、ボトムゲート型構造である場合について説明したが、トップゲート型構造のトランジスタであっても適用可能である。加えて、上記実施の形態では、本技術の配線層およびトランンジスタが信号線１２０およびトランンジスタＴｒ１である場合について説明したが、他の配線層およびトランジスタにも適用できる。
【００５４】
また、更に、本技術は、有機ＥＬ表示装置のほか、液晶表示装置、無機エレクトロルミネッセンス表示装置、またはエレクトロデポジション型もしくはエレクトロクロミック型の表示装置などの他の表示装置にも適用可能である。
【００５５】
なお、本技術は以下のような構成をとることも可能である。
（１）薄膜トランジスタおよび配線層を備え、前記薄膜トランジスタは、制御電極と、
前記制御電極と対向する半導体層と、光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置。
（２）前記金属膜の構成材料は、前記導電材料と同一である前記（１）記載の表示装置。
（３）前記第２電極では、前記光透過性材料からなる膜に前記金属膜が積層され、前記配線 層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されて
いる前記（１）または（２）記載の表示装置。
（４）前記光透過性材料は、ＩＴＯ（Indium-Tin-Oxide）であり、前記金属膜は、アルミニウム（Ａｌ）膜である前記（１）乃至（３）のうちいずれか１つに記載の表示装置。
（５）前記半導体層は、酸化物半導体からなる前記（１）乃至（４）のうちいずれか１つに 記載の表示装置。
（６）薄膜トランジスタおよび配線層を形成する工程を含み、前記薄膜トランジスタを形
成する工程は、制御電極および前記制御電極と対向する半導体膜を設ける工程と、光透過
性材料からなり、前記半導体膜に電気的に接続された第１電極を設ける工程と、前記光透
過性材料よりも低抵抗の金属膜を、前記半導体膜および前記配線層に電気的に接続させて
成膜した後、パターニングして第２電極を形成する工程とを有し、前記金属膜の構成材料
と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過
性材料と前記導電材料とのイオン化傾向の差よりも小さい表示装置の製造方法。
（７）前記第２電極を形成する工程では、前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする前記（６）記載の表示装置の製造方法。
（８）前記光透過性材料からなる膜および前記金属膜のパターニングでは、第１レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第１レジスト層上に第２レジスト層を形成して前記光透過性材料からなる膜をパターニングする前記（７）記載の表示装置の製造方法。
（９）表示装置を備え、前記表示装置は、薄膜トランジスタおよび配線層を備え、前記薄
膜トランジスタは、制御電極と、前記制御電極と対向する半導体層と、光透過性材料から
なり、前記半導体層に電気的に接続された第１電極と、前記光透過性材料よりも低抵抗の
金属膜を有し、前記半導体層および前記配線層に電気的に接続された第２電極とを含み、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾
向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい電子機器。
【符号の説明】
【００５６】
１・・・表示装置、Ｔｒ１，Ｔｒ２・・・トランジスタ、Ｃｓ・・・保持容量、１１・・・基板、１２Ｔ・・・ゲート電極，１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・半導体層、１５Ｔ・・・チャネル保護層、１６Ｔ・・・ドレイン電極、１７Ｔ・・・ソース電極、１６ＴＡ・・・透明電極層、１７ＴＡ・・・低抵抗電極層、１７Ｗ・・・配線層、１６ＷＡ・・・透明配線層、１７ＷＡ・・・低抵抗配線層、１２Ｃ・・・下部電極、１３Ｃ・・・容量絶縁膜、１６Ｃ・・・上部電極、１１０・・・電源線、１２０・・・信号線、１３０・・・走査線、１２・・・第３導電膜、１６・・・第１導電膜、１７・・・第２導電膜。
【特許請求の範囲】
【請求項１】
薄膜トランジスタおよび配線層を備え、
前記薄膜トランジスタは、
制御電極と、
前記制御電極と対向する半導体層と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、
前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極と
を備え、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
表示装置。
【請求項２】
前記金属膜の構成材料は、前記導電材料と同一である
請求項１記載の表示装置。
【請求項３】
前記第２電極では、前記光透過性材料からなる膜に前記金属膜が積層され、
前記配線層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されて
いる
請求項１記載の表示装置。
【請求項４】
前記光透過性材料は、ＩＴＯ（Indium-Tin-Oxide）であり、
前記金属膜は、アルミニウム（Ａｌ）膜である
請求項１記載の表示装置。
【請求項５】
前記半導体層は、酸化物半導体からなる
請求項１記載の表示装置。
【請求項６】
薄膜トランジスタおよび配線層を形成する工程を含み、
前記薄膜トランジスタを形成する工程は、
制御電極および前記制御電極と対向する半導体層を設ける工程と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極を設ける工程と、
前記光透過性材料よりも低抵抗の金属膜を、前記半導体層および前記配線層に電気的に
接続させて成膜した後、パターニングして第２電極を形成する工程とを有し、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
表示装置の製造方法。
【請求項７】
前記第２電極を形成する工程では、
前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする
請求項６記載の表示装置の製造方法。
【請求項８】
前記光透過性材料からなる膜および前記金属膜のパターニングでは、
第１レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第
１レジスト層上に第２レジスト層を形成して前記光透過性材料からなる膜をパターニン
グする
請求項７記載の表示装置の製造方法。
【請求項９】
表示装置を備え、
前記表示装置は、
薄膜トランジスタおよび配線層を備え、
前記薄膜トランジスタは、
制御電極と、
前記制御電極と対向する半導体層と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、
前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
電子機器。
【請求項１】
薄膜トランジスタおよび配線層を備え、
前記薄膜トランジスタは、
制御電極と、
前記制御電極と対向する半導体層と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、
前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極と
を備え、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
表示装置。
【請求項２】
前記金属膜の構成材料は、前記導電材料と同一である
請求項１記載の表示装置。
【請求項３】
前記第２電極では、前記光透過性材料からなる膜に前記金属膜が積層され、
前記配線層では、前記光透過性材料からなる膜に前記導電材料からなる膜が積層されて
いる
請求項１記載の表示装置。
【請求項４】
前記光透過性材料は、ＩＴＯ（Indium-Tin-Oxide）であり、
前記金属膜は、アルミニウム（Ａｌ）膜である
請求項１記載の表示装置。
【請求項５】
前記半導体層は、酸化物半導体からなる
請求項１記載の表示装置。
【請求項６】
薄膜トランジスタおよび配線層を形成する工程を含み、
前記薄膜トランジスタを形成する工程は、
制御電極および前記制御電極と対向する半導体層を設ける工程と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極を設ける工程と、
前記光透過性材料よりも低抵抗の金属膜を、前記半導体層および前記配線層に電気的に
接続させて成膜した後、パターニングして第２電極を形成する工程とを有し、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
表示装置の製造方法。
【請求項７】
前記第２電極を形成する工程では、
前記光透過性材料からなる膜および前記金属膜を連続してこの順に成膜した後、パターニングする
請求項６記載の表示装置の製造方法。
【請求項８】
前記光透過性材料からなる膜および前記金属膜のパターニングでは、
第１レジスト層を前記金属膜上に設けて、前記金属膜のパターニングをした後、前記第
１レジスト層上に第２レジスト層を形成して前記光透過性材料からなる膜をパターニン
グする
請求項７記載の表示装置の製造方法。
【請求項９】
表示装置を備え、
前記表示装置は、
薄膜トランジスタおよび配線層を備え、
前記薄膜トランジスタは、
制御電極と、
前記制御電極と対向する半導体層と、
光透過性材料からなり、前記半導体層に電気的に接続された第１電極と、
前記光透過性材料よりも低抵抗の金属膜を含むと共に、前記半導体層および前記配線層にそれぞれ電気的に接続された第２電極とを備え、
前記金属膜の構成材料と前記配線層の少なくとも一部を構成する導電材料とのイオン化傾向の差は、前記光透過性材料と前記導電材料とのイオン化傾向の差よりも小さい
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−８３７５８（Ｐ２０１３−８３７５８Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２２８７９（Ｐ２０１１−２２２８７９）
【出願日】平成２３年１０月７日（２０１１．１０．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月７日（２０１１．１０．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]