記憶素子の作製方法、レーザ照射装置及びレーザ照射方法
【課題】レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行う方法を提案する。
【解決手段】レーザ発振器から射出したレーザビームを偏向器に入射し、前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐させる。そして、前記複数に分岐されたレーザビームを絶縁膜上に形成されたフォトレジストに照射し、前記レーザビームが照射されたフォトレジストを現像して前記絶縁膜を選択的にエッチングする。
【解決手段】レーザ発振器から射出したレーザビームを偏向器に入射し、前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐させる。そして、前記複数に分岐されたレーザビームを絶縁膜上に形成されたフォトレジストに照射し、前記レーザビームが照射されたフォトレジストを現像して前記絶縁膜を選択的にエッチングする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ直接描画法などで行われるレーザ照射を効率よく行うためのレーザ照射装置、レーザ照射方法に関する。また、前記のレーザ照射の工程を含んで作製された記憶素子の作製方法に関する。
【背景技術】
【０００２】
半導体製造工程やプリント基板製造工程などにおいて、回路の集積化に伴い、微細加工が必須となっている。一般にそのような微細加工は、回路パターンを書き込んだフォトマスクを事前に作製し、そのパターンを基板に転写するレーザ露光技術によって行われている。しかし、フォトマスクを使用する方法ではマスクの作製に費用、時間がかかる。そのため、近年ではマスクレスプロセスが注目されている。マスクレスプロセスとして代表的なものに、レーザ直接描画法がある。レーザ直接描画法では、スパッタリングなどにより成膜された導電膜上に感光性材料を吐出または塗布し、その上にレーザビーム直接描画装置を用いてレーザビームを照射する。その際に、レーザビームの照射を選択的に行い、さらに現像を行うことにより、レーザビームが照射された領域にマスクを形成する。次に、このマスクを用いて導電膜をエッチングすることにより、導電膜を所望のパターンに加工することができる。これにより、ＴＦＴ（薄膜トランジスタ）やＩＣの回路パターンを作製することができる。
【０００３】
レーザ直接描画法で処理を行う際に、一本のレーザビームによりレーザ照射を行うと一度に処理できる領域は一箇所に限られる。したがって、複数の照射ポイントを高速にレーザ処理したい場合、レーザビームを複数に分割する必要がある。レーザビームを複数に分割してレーザ照射する技術としては、例えば回折光学素子を利用し、レーザビームを複数のビームスポットに分割して照射するレーザ加工装置が提案されている。（例えば特許文献１参照）。
【特許文献１】特開２００２−２２８８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、産業界においてＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれるＩＤチップの導入が検討されている。ＩＤチップは、非接触で物体に取り付けられた情報を取得できるため、製品の管理が容易になる。例えば、製造ラインでの工程管理や在庫管理を行う際に、従来のようにバーコードを一つずつスキャンしていた作業が不要となる。また、物流システムにおいてトレーサビリティを実現できるため、製品の盗難や偽造を防止することができる。ＩＤチップはこれら以外にも極めて応用範囲が広く、あらゆる物品の個体認識用のチップとして適用することが可能である。
【０００５】
ＩＤチップを製作する場合、それぞれのチップに固有のＩＤを割り振る必要がある。ＩＤはＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ；読み出し専用メモリ）に情報を格納することにより作製する。ＲＯＭは不揮発性メモリの一種であり、物理的な変化でデータを記憶させたものである。データの記憶方法としては、トランジスタをビット線に接続するか否かにより”０”か”１”のバイナリ情報を決定する「コンタクト書き込み」と呼ばれる方法や、イオン注入によって、必要なメモリトランジスタのしきい値電圧（ＭＯＳトランジスタのスイッチをオンにできる電圧）Ｖｔを変える「イオン書き込み」と呼ばれる方法などがある。以降本明細書では、コンタクト書き込みによってデータを記憶させる場合について説明する。
【０００６】
レーザ直接描画法でＲＯＭを作製する場合、レーザ照射パターンを変化させることにより、回路パターンを切り替えることができるため、所望の情報を有するＲＯＭを作製することができる。ここで、例えばＲＯＭのメモリ容量をＮビット（Ｎ＞１）としてＩＤを作製する場合、レーザ照射パターンは２Ｎ通り可能である。例えば２５６ビットの場合、レーザ照射パターンの組み合わせを変えることにより、２２５６通りのＩＤを作製することができる。このように、種々のパターンでレーザ照射したい場合、特許文献１に記載のレーザ加工装置では、それぞれの照射パターンを切り分ける機能が無いため、ＲＯＭごとにＩＤを割り振ることが困難であった。なお、当然従来のマスク露光プロセスにおいても、種々のＩＤを割り振るためにはマスクの使い分けが必要となるため、実際の量産を前提とした半導体作製工程においては現実的なプロセスではなかった。
【０００７】
また、このようなＮビットのＲＯＭを作製する場合、レーザ照射箇所はＮ箇所となる。したがって、例えば、ＩＤチップの大量生産を行うため、６００×７２０ｍｍサイズのガラス基板上に数ｍｍ角のチップを作製する場合を考えると、一枚の基板あたり数百万〜数千万個の位置にレーザ照射する必要が生じる。このような膨大なレーザ照射を行う場合、処理を高速化することが必須であり、これについても特許文献１による方法では十分なものとは言えなかった。そのようなことから、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ露光できる装置が求められていた。
【０００８】
本発明では上記課題に鑑み、レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行うためのレーザ照射装置、レーザ照射方法を提供する。また、前記レーザ照射方法を含む記憶素子の作製方法を提供する。
【課題を解決するための手段】
【０００９】
本発明に係る記憶素子の作製方法の一は、基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、複数の島状半導体層上に第１の層間絶縁膜を形成し、第１の層間絶縁膜を介して複数の島状半導体層上に、それぞれゲート電極を形成し、ゲート電極上に第２の層間絶縁膜を形成し、第２の層間絶縁膜上にレジストを設け、該レジストに、偏向器及び回折光学素子を通過して複数に分岐したレーザビームを照射し、レーザビームが照射されたレジストを現像し、第１の層間絶縁膜及び第２の層間絶縁膜を、レジストをマスクとしてエッチングし、選択的にコンタクトホールを形成する。
【００１０】
本発明に係る記憶素子の作製方法の一は、基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、複数の島状半導体層上に第１の層間絶縁膜を形成し、第１の層間絶縁膜を介して複数の島状半導体層上に、それぞれゲート電極を形成し、ゲート電極上に第２の層間絶縁膜を形成し、第２の層間絶縁膜上にレジストを設け、レジストに、それぞれ異なる偏向器及び回折光学素子を通過して、それぞれ複数に分岐した複数のレーザビームを照射し、レーザビームが照射されたレジストを現像し、第１の層間絶縁膜及び第２の層間絶縁膜を、レジストをマスクとして選択的にエッチングし、選択的にコンタクトホールを形成する。
【００１１】
本発明に係るレーザ照射装置の一は、レーザビームを射出するレーザ発振器と、レーザビームの偏向を行う偏向器と、偏向器を通過したレーザビームを複数のレーザビームに分岐する回折光学素子と、複数に分岐されたレーザビームが照射される被照射体が設置される搬送ステージとを有する。
【００１２】
本発明に係るレーザ照射装置の一は、レーザビームを射出する複数のレーザ発振器と、レーザビームの偏向を行う複数の偏向器と、複数の偏向器を通過した１本のレーザビームを複数のレーザビームに分岐する回折光学素子と、複数に分岐されたレーザビームが照射される被照射体が設置される搬送ステージとを有する。
【００１３】
このレーザ照射装置において、偏向器は、音響光学偏向器又はガルバノミラーであることが好ましい。
【００１４】
このレーザ照射装置において、回折光学素子は透過型回折光学素子又は反射型回折光学素子であることが好ましい。
【００１５】
本発明に係るレーザ照射方法の一は、レーザ発振器から射出したレーザビームを偏向器に入射し、偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、複数に分岐されたレーザビームを被照射面上に照射する。
【００１６】
本発明に係るレーザ照射方法の一は、複数のレーザ発振器から射出したレーザビームそれぞれを異なる複数の偏向器に入射し、偏向器を通過した複数のレーザビームそれぞれを異なる複数の回折光学素子に入射し、回折光学素子を通過することで１本のレーザビームは複数に分岐され、複数に分岐されたレーザビームを被照射面上に照射する。
【００１７】
このレーザ照射方法において、複数に分岐されたレーザビームは投影レンズを通過した後、被照射面上に照射されるようにしても良い。
【００１８】
本発明に係るレーザ照射方法の一は、レーザ発振器から射出したレーザビームを偏向器に入射し、偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、複数に分岐されたレーザビームを絶縁膜上に形成されたフォトレジストに照射する。
【００１９】
このレーザ照射方法において、レーザビームが照射されたフォトレジストを現像して絶縁膜をエッチングし、選択的にコンタクトホールを作製しても良い。
【００２０】
このレーザ照射方法において、複数に分岐されたレーザビームは投影レンズを通過した後、絶縁膜上に照射されるようにしても良い。
【００２１】
このレーザ照射方法において、回折光学素子として透過型回折光学素子又は反射型回折光学素子を用いることが好ましい。
【発明の効果】
【００２２】
本発明において、回折光学素子と偏向器を組み合わせて使用することにより、種々の照射パターンを切り替えながらレーザ照射を行うことができる。また、複数のビームスポットを一度に形成することができ、効率よくレーザビームを照射することができる。さらに、レーザビームの進行方向を高速に制御することが可能であるため、複雑または複数の照射ポイントをレーザ処理する必要のある場合において効率良くレーザ照射を行うことができる。そのため、本発明のレーザ照射装置を半導体膜上のレーザ直接描画プロセスに適用することにより、ＲＯＭにデータを記憶させることが容易となり、生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行う装置構成及びレーザ照射方法について図１〜４を用いて説明する。
【００２５】
ＲＯＭを作製する場合、バイナリ情報の”０”と”１”を区別するため、トランジスタの配線方法を変えることにより情報を記憶させる。図１に、コンタクト書き込みを行ったメモリセルの回路構成の一例を示す。図１（Ａ）はバイナリ情報の”０”を保持する回路構成である。この構成において、トランジスタ１０２はメモリセルを駆動するワード線１０１と、ビット線１０３に接続されている。ここでビット線との接続は、領域１０４に形成された配線により行われている。一方、図１（Ｂ）は、バイナリ情報の”１”を保持する回路構成である。この構成において、トランジスタ１０２は、ビット線との接続がなされていない。領域１０５は、レーザ直接描画法によりレーザ照射が行われ、配線が除去された領域となっている。上記のメモリセルの回路構成と配置は、レーザ直接描画法におけるレーザ照射パターンによって決定される。
【００２６】
ここで、図２に２５６ビットのＲＯＭにおけるレーザ照射パターンの一例を示す。図２においてメモリセル２０１は２５６個あり、横方向の領域２０３に１６列、縦方向の領域２０４に１６列の構成で配置されている。網掛けの丸で示した点２０２はレーザビームが照射された領域である。レーザビームは、一つのメモリセルにつき一箇所照射される。図中のメモリセル２０１において、上側にレーザビームが照射された場合、レーザビームが照射された領域では配線が除去され、図１（Ｂ）の回路が形成される。一方図中のメモリセル２０１の下側にレーザビームが照射された場合、図１（Ａ）に対応する回路が形成される。なお、図中のメモリセル２０１において、下側の領域はダミー領域となっており、導電膜が存在しない領域となっている。そのため、この部分にレーザビームが照射されたとしてもメモリセルの回路構成には影響が与えられない構成となっている。
【００２７】
このようにレーザ照射位置により、バイナリ情報を区別してメモリセルを作製することができるが、２５６ビットのＲＯＭを作製する場合、レーザビームの照射パターンを２２５６通りのパターンに書き換えられる機能が必要となる。しかし、このようなパターンを一度に形成することは困難であるため、本実施の形態では、２５６個のメモリセルの中で一部を照射ユニットとして考え、ユニットごとにレーザ照射を行う。例えば、メモリセルＵ個（Ｕ＞１）を一つのユニットとして考えると、ユニット内において照射パターンを２Ｕ通りに切り替えることができれば、可能なレーザビームの照射パターンをすべて形成することができる。一例として、メモリセル４個を一つのユニットとして考えた時の、２４通りの具体的な照射パターンについて図３に示す。このような照射パターンをユニットごとに切り替えてレーザ照射することにより、ＲＯＭを構成する全てのメモリセルに対して所望の位置にレーザ照射を行うことができる。なお、一つのＲＯＭ（ＸＢビット）を作製する際に、上記の照射パターンを切り替える回数はＸＢ／Ｕとなる。
【００２８】
次に、図４を用いて具体的なレーザ照射方法を説明する。図４は、本実施の形態におけるレーザ照射装置のブロック図を示したものである。まず、レーザ発振器３０１から射出したレーザビームは、偏向器３０２を通過する。本実施の形態では、偏向器３０２としてＡＯＤ（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃａｌ Ｄｅｆｌｅｃｔｏｒ、音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えば、ガルバノミラーを使用し、レーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。この際の偏向角度θは、下記の式（１）で表される。
【００２９】
【数１】
【００３０】
ここで、λはレーザビームの波長、ｆａは音響波周波数、Ｖａは音響波速度をあらわす。なお、光学媒体はレーザビームの波長や偏向方向、レーザパワーなどに応じて適宜選択する。例えば、可視領域では、光学媒体として、ガリウムリン、二酸化テルル、インジウムリンなどの材質を使用することができる。音響周波数に比例した偏向角度で偏向されたレーザビームはコリメートレンズ３０３に入射する。コリメートレンズ３０３の焦点距離はｆｃとし、ＡＯＤから距離ｆｃ離れた位置にコリメートレンズ３０３を配置する。これによりコリメートレンズ３０３を通過したレーザビームはＡＯＤの偏向角度によらず、すべて光軸と平行方向に進行することになる。なお、ここでコリメートレンズ３０３は、レーザビームの進行方向を制御することで回折光学素子の設計を容易にし、回折効率を上げるために使用しているものである。したがって、露光プロセスに対して十分に許容される回折効率や、ビーム特性が得られる回折光学素子が設計できる場合、コリメートレンズ３０３は使用しなくてもよい。
【００３１】
さらにレーザビームを透過型回折光学素子３０４に入射させる。なお、ここで用いる回折光学素子は、屈折や反射により光をコントロールするのではなく、その面構造の回折現象によりレーザビームの挙動をコントロールするものである。回折光学素子の設計は、ＯＲＡ（Ｏｐｔｉｍａｌ Ｒｏｔａｔｉｏｎ Ａｎｇｌｅ）法などにより、位相分布を最適化することにより行われる。また、波動光学的解析を行うことのできる光学設計ソフトで回折光学素子を自動設計することも可能である。回折光学素子の物理形状としては、２値位相格子、あるいは、多値位相格子または連続位相格子などを適用することができる。透過型回折光学素子３０４はレーザビームを分岐させる機能を持たせて設計する。その分岐パターンは、例えば図３に示したように作製する。図３の（１）から（１６）で示される１６のパターンは、４本のレーザビームの照射位置の組み合わせを表したものである。これらのパターンを形成することのできる１６種類の回折光学素子を作製する。さらに作成した１６種類の回折光学素子を積み重ねて、ＡＯＤで偏向されたレーザビームを、１６種類の回折光学素子のいずれかに入射させるようにする。
【００３２】
また、回折光学素子で分岐させたレーザビームは、すべて、図４中の３０５の領域に集光させるように設計する。なお、本実施の形態において、領域３０５において集光された複数のビームスポットは紙面垂直方向に並んで形成されている。そして、領域３０５を通過したレーザビームは投影レンズ３０６に入射する。投影レンズ３０６は、領域３０５に形成されたビームスポットを照射面に投影するために設置したものである。領域３０５と照射面は、投影レンズ３０６によって互いに共役の関係となっており、領域３０５から投影レンズ３０６までの距離をａ、投影レンズ３０６から照射面までの距離をｂ、投影レンズ３０６の焦点距離をｆとおくと、式（２）の共役方程式が成立している。
【００３３】
【数２】
【００３４】
なお、投影レンズ３０６は、領域３０５に形成されたビームスポットを照射面に転送することにより、ビームスポットの縮小投影などを可能にし、照射面に対してより微細な加工ができるように設置するものである。したがって、領域３０５に所望のビームスポットが形成されている場合、投影レンズ３０６は設置しなくともかまわない。投影レンズ３０６を通過したレーザビームはミラー３０７により、照射面の方向にその進行方向が偏向される。照射面である基板３０８には、半導体膜、導電膜、レジスト層などが積層されており、上記の光学系によりレーザビームが照射される。ここで照射されるレーザビームのパターンは、透過型回折光学素子３０４を構成する個々の回折光学素子のパターンに応じて形成される。基板３０８は吸着ステージ３０９に吸着されており、吸着ステージ３０９は搬送ステージ３１０により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ３１０の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（３）で決定できる。
【００３５】
【数３】
【００３６】
例えば、発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、搬送ステージ３１１で基板をＹ軸方向（図では紙面垂直方向）に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ３１０を動作させながらレーザ照射を行う。
【００３７】
なお、レーザ発振器３０１にパルス発振レーザを用い、パルスごとにＡＯＤの偏向角度を変えてレーザ照射を行う場合、レーザ発振器３０１の発振間隔と、ＡＯＤの偏向周期とは完全に同期させて行う必要がある。また、基板面内に精密に位置決めしてレーザ照射を行うためには、搬送ステージ３１０、または３１１の動作とレーザ発振器３０１およびＡＯＤとを連動して動作させる必要がある。その場合、コンピューター３１２によりこれらの動作を制御するとよい。具体的には、搬送ステージ３１０、３１１には、その位置を確認することのできるエンコーダーが付属しており、コンピューター３１２でエンコーダーからの位置情報を把握する。さらに、所望の位置に搬送ステージ３１０、または３１１が到達した時点で、レーザ発振器３０１に対して動作信号を出力する。レーザ発振器３０１には内部シャッターが備えられており、動作信号を受けた瞬間に、シャッターが開き、レーザ照射が開始される。また、コンピューター３１２は、基板面内のレーザ照射パターンを記憶したメモリから、Ｘ軸方向に並んだ照射ユニットの照射パターンをあらかじめ読み込んでおく。搬送ステージ３１０をＸ軸方向に動作させ、レーザ発振器３０１を発振させたところで、この読み込んだパターン順にＡＯＤの偏向角度を制御する。なお、レーザ発振器３０１とＡＯＤの動作を同期させるためには、レーザ発振器からレーザ発振周期で発生するトリガー信号をモニターし、これに合わせてＡＯＤを動作させるとよい。または、レーザ発振器から射出するレーザビームの一部を光電素子などでモニターし、これによる電気信号に同期させてＡＯＤを動作させる構成としてもよい。なお、ここでは１つのレーザパルスで１つの照射パターンを照射する例について示したが、本発明のレーザ照射装置の構成はこれに限定されない。例えば、感光性が悪い材料にレーザ照射する場合などには、１つのレーザ照射パターンにつき複数のレーザパルスを重ねて照射する構成としてもよい。上記の構成により、感光材料に最適な方法で露光プロセスを行うことが可能になる。
【００３８】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のパターンのレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に本発明のレーザ照射装置を適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに本発明のレーザ照射装置を応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
（実施の形態２）
【００３９】
本実施の形態では、反射型回折光学素子を使用してレーザビームを分割してレーザ照射する装置構成及びレーザ照射方法について説明する。
【００４０】
図５は、本実施の形態のレーザ照射装置のブロック図を示したものである。レーザ発振器４０１から射出したレーザビームは、偏向器４０２を通過する。本実施の形態では、偏向器４０２としてＡＯＤ（音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えば、ガルバノミラーを使用してレーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。ＡＯＤに加えられた音響周波数に比例した偏向角度で偏向されたレーザビームは反射型回折光学素子４０３に入射する。反射型回折光学素子４０３はレーザビームを基板方向に偏向させ、かつ分岐させる機能を持たせて設計する。その分岐パターンは、一度に照射するレーザビームの本数をＵとすると、２Ｕ通り必要となる。そこで、それぞれの分岐パターンに応じた回折光学素子を作製する。さらに、図６（Ａ）に示すように、それぞれの分岐パターンに応じた回折光学素子を積み重ねて反射型回折光学素子４０３を構成する。なお、本発明で使用する反射型回折光学素子４０３の構成はこれに限定されない。例えば、ＡＯＤと反射型回折光学素子４０３の間に設置したガルバノミラーなどでレーザビームの進行方向を２次元的に制御し、図６（Ｂ）で示したように、異なる分岐パターンを有する回折光学素子を格子状に配置したものにレーザビームを入射させる構成としてもよい。ＡＯＤで偏向されたレーザビームは、それぞれのパターンを形成する回折光学素子のいずれかに入射させるようにする。また、反射型回折光学素子４０３で分岐させたレーザビームは、すべて、図中の領域４０４に集光させるように設計する。なお、本実施の形態において、領域４０４において集光された複数のビームスポットは、紙面垂直方向に並んで形成されている。そして、領域４０４を通過したレーザビームは投影レンズ４０５に入射する。投影レンズ４０５は、領域４０４に形成されたビームスポットを照射面に投影するために設置したものである。領域４０４と照射面は互いに共役の関係となっており、領域４０４から投影レンズ４０５までの距離をａ、投影レンズ４０５から照射面までの距離をｂ、投影レンズ４０５の焦点距離をｆとおくと、式（４）の共役方程式が成立している。
【００４１】
【数４】
【００４２】
なお、投影レンズ４０５は、領域４０４に形成されたビームスポットを照射面に転送することにより、ビームスポットの縮小投影などを可能にし、照射面に対してより微細な加工ができるように設置するものである。したがって、領域４０４に所望のビームスポットが形成されている場合、投影レンズ４０５は設置しなくともかまわない。投影レンズ４０５を通過したレーザビームは照射面である基板４０６に照射される。基板４０６には、半導体膜、導電膜、レジスト層などが積層されている。ここで照射されるレーザビームのパターンは、反射型回折光学素子４０３を構成する個々の回折光学素子のパターンに応じて形成される。基板４０６は吸着ステージ４０７に吸着されており、吸着ステージ４０７は搬送ステージ４０８により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ４０８の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（５）で決定できる。
【００４３】
【数５】
【００４４】
例えば発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、搬送ステージ４０９で基板をＹ軸方向（図では紙面垂直方向）に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ４０８を動作させながらレーザ照射を行う。
【００４５】
なお、レーザ発振器４０１にパルス発振レーザを用い、パルスごとにＡＯＤの偏向角度を変えてレーザ照射を行う場合、レーザ発振器４０１の発振間隔と、ＡＯＤの偏向周期とは完全に同期させて行う必要がある。また、基板面内に精密に位置決めしてレーザ照射を行うためには、搬送ステージ４０８、または４０９の動作とレーザ発振器４０１およびＡＯＤとを連動して動作させる必要がある。その場合、コンピューター４１０によりこれらの動作を制御するとよい。具体的には、搬送ステージ４０８、４０９には、その位置を確認することのできるエンコーダーが付属しており、コンピューター４１０でエンコーダーからの位置情報を把握する。さらに、所望の位置に搬送ステージ４０８または４０９が到達した時点で、レーザ発振器４０１に対して動作信号を出力する。レーザ発振器４０１には内部シャッターが備えられており、動作信号を受けた瞬間に、シャッターが開き、レーザ照射が開始される。また、コンピューター４１０は、基板面内のレーザ照射パターンを記憶したメモリから、Ｘ軸方向に並んだ照射ユニットの照射パターンをあらかじめ読み込んでおく。搬送ステージ４０８をＸ軸方向に動作させ、レーザ発振器４０１を発振させたところで、この読み込んだパターン順にＡＯＤの偏向角度を制御する。なお、レーザ発振器４０１とＡＯＤの動作を同期させるためには、レーザ発振器からレーザ発振周期で発生するトリガー信号をモニターし、これに合わせてＡＯＤを動作させるとよい。または、レーザ発振器から射出するレーザビームの一部を光電素子などでモニターし、これによる電気信号に同期させてＡＯＤを動作させる構成としてもよい。なお、ここでは１つのレーザパルスで１つの照射パターンを照射する例について示したが、本発明のレーザ照射装置の構成はこれに限定されない。例えば、感光性が悪い材料にレーザ照射する場合などには、１つのレーザ照射パターンにつき複数のレーザパルスを重ねて照射する構成としてもよい。上記の構成により、感光材料に最適な方法で露光プロセスを行うことが可能になる。
【００４６】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のパターンのレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
（実施の形態３）
【００４７】
本実施の形態では、様々な照射パターンを形成することのできる光学系を複数配置し、複数の照射点に対して効率的にレーザビームを照射をすることが可能であるレーザ照射装置及びレーザ照射方法について説明する。
【００４８】
図７は、本実施の形態のレーザ照射装置の斜視図を示したものである。図７に示すレーザ照射装置は、素子設置台５１０上に４組の光学系が設置されている。本実施の形態において、１組の光学系はレーザ発振器５０１、偏向器５０２、コリメートレンズ５０３、透過型回折光学素子５０４、ミラー５０５、投影レンズ５０６をそれぞれ１つずつ有している。レーザ発振器５０１から射出したレーザビームは、偏向器を通過する。本実施例では、偏向器５０２としてＡＯＤ（音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えばガルバノミラーを使用し、レーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。
【００４９】
次に、ＡＯＤに加えられた音響周波数に比例した偏向角度で偏向されたレーザビームがコリメートレンズ５０３に入射する。コリメートレンズ５０３の焦点距離はｆｃとし、ＡＯＤから距離ｆｃ離れた位置にコリメートレンズ５０３を配置する。これによりコリメートレンズ５０３を通過したレーザビームはＡＯＤの偏向角度によらず、すべて光軸と平行方向に進行することになる。なお、ここでコリメートレンズ５０３は、レーザビームの進行方向を制御することで回折光学素子の設計を容易にし、回折効率を上げるために使用しているものである。したがって、露光プロセスに対して十分に許容される回折効率や、ビーム特性が得られる回折光学素子が設計できる場合、コリメートレンズ５０３は使用しなくてもよい。
【００５０】
さらにレーザビームは透過型回折光学素子５０４に入射する。透過型回折光学素子５０４はレーザビームを分岐させる機能を持たせて設計する。その分岐パターンは、一度に照射するレーザビームの本数をＵとすると、２Ｕ通り必要となる。そこで、それぞれの分岐パターンに応じた回折光学素子を作製する。さらに、図６（Ａ）に示すように、それぞれの分岐パターンに応じた回折光学素子を積み重ねて透過型回折光学素子５０４を構成する。なお、本発明で使用する透過型回折光学素子５０４の構成はこれに限定されない。例えば、ＡＯＤと透過型回折光学素子５０４の間に設置したガルバノミラーなどでレーザビームの進行方向を２次元的に制御し、図６（Ｂ）で示したように、異なる分岐パターンを有する回折光学素子を格子状に配置したものにレーザビームを入射させる構成としてもよい。
【００５１】
ここで、ＡＯＤで偏向されたレーザビームは、それぞれのパターンを形成する回折光学素子のいずれかに入射させるようにする。４台のレーザ発振器５０１から射出された４本のレーザビームはそれぞれ１本ずつ４枚の透過型回折光学素子５０４のいずれかに入射する。そして、それぞれのレーザビームは、透過型回折光学素子５０４を通過することにより複数のレーザビームに分岐される。つまり、複数のレーザ発振器から射出したレーザビームそれぞれは異なる偏向器に入射され、前記偏向器を通過したレーザビームそれぞれは異なる透過型回折光学素子に入射され、前記透過型回折光学素子を通過することで前記レーザビームはそれぞれ複数に分岐されている。
【００５２】
また、透過型回折光学素子５０４によって分岐されたレーザビームは、ミラー５０５により、照射面の方向にその進行方向が偏向される。ミラー５０５により偏向されたレーザビームは投影レンズ５０６を通過する。投影レンズは透過型回折光学素子５０４により形成されたビームスポットを照射面である基板５０７上に縮小投影するために使用するものである。これにより、照射面に対して微細な加工が可能となる。なお、上記の光学素子は、素子設置台５１０に配置されている。図７は同じ素子構成からなる４つの光学系を設置した例について示しているが、光学系の構成についてはこれに限定されない。
【００５３】
図７に示すレーザ照射装置を用いることにより、４台のレーザ発振器から射出された複数のレーザビームを同一基板上に同時にレーザ照射することが可能であり、レーザ照射工程のスループットを向上させることができる。なお、レーザ照射装置内に設置する光学系の数についてはこれに限定されない。光学系を構成する素子サイズや、所望の量産性等を勘案し適宜決定するとよい。
【００５４】
基板５０７には、半導体膜、導電膜、レジスト層などが積層されており、上記の光学系によりレーザビームが照射される。ここで照射されるレーザビームのパターンは、透過型回折光学素子５０４を構成する個々の回折光学素子のパターンに応じて形成される。基板５０７は吸着ステージ５０８に吸着されており、吸着ステージ５０８は搬送ステージ５０９により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ５０９の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（６）で決定できる。
【００５５】
【数６】
【００５６】
例えば、発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、素子設置台５１０を載せた搬送ステージ５１１をＹ軸方向に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ５０９を動作させながらレーザ照射を行う。
【００５７】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。また、同時に基板内の複数の領域を処理できる。本発明のレーザ照射装置は複数のパターンにレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
【実施例１】
【００５８】
本実施例では、絶縁基板上に不揮発性メモリ回路、変調回路、復調回路、論理回路などに用いる半導体素子を作製する方法について図８を用いて説明する。なお、本実施例では半導体素子としてｎチャネル型の薄膜トランジスタ（以下ＴＦＴと記す）、ｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、本実施例で示す作製方法は一例であって、絶縁基板上での半導体素子の作製方法を限定するものではない。
【００５９】
まず、ガラス基板である絶縁基板３０００上に酸化シリコン膜、窒化シリコン膜などの絶縁膜、または、酸化窒化シリコン膜、窒化酸化シリコン膜などの絶縁膜から成る下地膜３００１、３００２を形成する。例えば、下地膜３００１として酸化窒化シリコン膜を１０〜２００ｎｍ、下地膜３００２として酸化窒化水素化シリコン膜を５０〜２００ｎｍの厚さに順に積層形成する。
【００６０】
次に、下地膜３００２上に、非結晶構造を有する半導体膜を形成し、当該半導体膜をレーザ結晶化法や熱結晶化法によって結晶化し、結晶質半導体膜を形成する。次いで、結晶質半導体膜を加工して島状半導体層３００３、３００４、３００５を形成する。この島状半導体層３００３、３００４、３００５は、２５〜８０ｎｍの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコン・ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。
【００６１】
次いで、島状半導体層３００３、３００４、３００５を覆うゲート絶縁膜３００６を形成する。ゲート絶縁膜３００６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜８０ｎｍとしてシリコンを含む絶縁材料で形成する。
【００６２】
そして、ゲート絶縁膜３００６上に第１の導電層を形成する。続いて第１の導電層上に、第２の導電層を形成し、積層された第１の導電層と第２の導電層を一括でエッチングして、ＴＦＴのゲート電極３０１１、３０１２、３０１３を形成する。
【００６３】
本実施例では、第１の導電層をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の導電層をＷで１００〜３００ｎｍの厚さに形成する。ただし、導電層の材料は特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。
【００６４】
次に論理回路部で用いるｐチャネル型ＴＦＴにｐ型を付与する元素のドーピングを行い、第１の不純物領域３０１６、３０１７を形成する。続いてメモリ部、論理回路部で用いるｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する元素のドーピングを行い、第２の不純物領域３０１８、３０１９を形成する。その後、サイドウォール３０２０、３０２１を形成して、メモリ部、論理回路部で用いるｎチャネル型ＴＦＴにｎ型を付与する元素のドーピングを行い第３の不純物領域３０２２、３０２３を形成する。これらのドーピング方法はイオンドープ法もしくはイオン注入法で行えばよい。以上までの工程で島状半導体層３００３、３００４、３００５のそれぞれに不純物領域が形成される。
【００６５】
次に、島状半導体層３００３、３００４、３００５のそれぞれに添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。次に、３％以上の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【００６６】
次いで、第１の層間絶縁膜３０２４を酸化窒化シリコン膜で形成する。第１の層間絶縁膜３０２４の膜厚は、ゲート絶縁膜と同程度の１０〜８０ｎｍとする。続いてアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０２５を形成する。または、第２の層間絶縁膜３０２５として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ２やプラズマＣＶＤ法で作製したＳｉＯ２（ＰＣＶＤ‐ＳｉＯ２）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ；塗布珪素酸化膜）等が用いられる。
【００６７】
続いて、第２の層間絶縁膜３０２５上にレジストを設け、ゲート絶縁膜３００６、第１の層間絶縁膜３０２４、第２の層間絶縁膜３０２５にコンタクトホール３０３１、３０３２を作製する（図８）。本実施例において、不揮発性メモリ回路のメモリ部以外の箇所のエッチング工程は第１の露光手段（たとえばミラープロジェクション露光、ステップ・アンド・リピート露光（ステッパー露光）、ステップ・アンド・スキャン露光など）によって行っている。上記の第１の露光手段によって、第２の層間絶縁膜３０２５上に設けたレジストを感光させ、パターンを形成し、そのレジストをマスクとしてエッチングをおこなう（図９）。この工程は、図９（Ａ）に示すように、まず第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう。つぎに不揮発性メモリ回路のメモリ部以外の箇所を前述した第１の露光手段、すなわちミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光などによってレジストを露光して感光させ、パターンを形成している（図９（Ｂ））。このような露光手段は、同じパターンをいくつも露光する際には非常に有効である。
【００６８】
次に、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によってレジストを露光することで、不揮発性メモリ回路のメモリ部のコンタクトホールのパターン、またはメモリ部のコンタクトホールおよびチップの一部のコンタクトホールのパターンを形成する（図９（Ｃ））。図８において、メモリ部のコンタクトホール３０３３は第２の露光手段で形成する。
【００６９】
次に、現像等の処理（図９（Ｄ））をおこなったあと、層間膜のエッチングをおこない、第１の露光手段及び第２の露光手段によってパターンを形成したコンタクトホール３０３１、３０３２、３０３３を形成する（図９（Ｅ））。
【００７０】
そして、メモリ部において島状半導体層のソース領域、ドレイン領域とコンタクトをとる電極３０２６、３０２７を形成する。また、論理回路部においても同様に、電極３０２８、３０２９、３０３０を形成する。
【００７１】
以上の説明において、コンタクトホール形成工程において、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、またはステップ・アンド・スキャン露光）と第２の露光手段（実施の形態１〜３に示したレーザ照射方法を用いた露光方法）とを組み合わせることで、同一基板上に複数のコンタクトホールを形成する工程を述べたが、上記方法はコンタクトホール形成工程に限らず、ソース配線又はドレイン配線の形成工程やドーピング工程などその他の工程で用いてもよい。また、必ずしも第１の露光手段と第２の露光手段とを組み合わせる必要はなく、全ての露光工程において第２の露光手段を用いてもよい。第２の露光手段を用いることで、レーザ照射パターンを高速で切り替えながら、所望の位置に高速にレーザ照射することが可能となり、半導体装置の作製時間を短縮し、かつ精度よく作製することができる。
【００７２】
また、以上においては、第１の露光手段の次に第２の露光手段を用いているが、まず第２の露光手段で、メモリ部を形成し、その後に第１の露光手段で他の回路部分を形成してもよい。
【００７３】
以上のようにして、記憶素子３０３４を有するメモリ部と、ＬＤＤ構造のｎチャネル型ＴＦＴ３０３５およびシングルドレイン構造のｐチャネル型ＴＦＴ３０３６を有する論理回路部と、を同一の基板上に形成することができる（図８参照）。
【００７４】
また、図１０のフロー図に示すように、一度メモリ部以外領域を形成し、その後で不揮発性メモリ回路のメモリ部を形成してもよい。図１０に示す工程は、まず、第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図１０（Ａ））。次に、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光など）でメモリ部以外の領域のパターンを形成するために、レジストの露光をおこなう。（図１０（Ｂ））。次に、第１の露光手段で感光したレジストの現像、ベークなどをおこなう。（図１０（Ｃ））。次に、エッチングを行いメモリ部以外の領域のパターンを形成する（図１０（Ｄ））。次に、再度、層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図１０（Ｅ））。次に、実施の形態１〜３に示した露光装置を用いた第２の露光手段にて、不揮発性メモリ回路のメモリ部のパターンを形成するため、レジストを露光する（図１０（Ｆ））。次に、第２の露光手段で感光したレジストの現像、ベークなどをおこなう（図１０（Ｇ））。最後に、エッチングをおこない不揮発性メモリ回路のメモリ部を形成する（図１０（Ｈ））。このようにして、個々のチップごとに異なるデータの記憶が可能であり、且つ、スループットを落とさずに半導体装置の製造が可能になる。実施の形態１〜３に示したレーザ照射装置は、複雑または複数の照射ポイントを一度に精度良くレーザ照射できるため、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。よって、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例２】
【００７５】
本実施例では、メモリ部および論理回路部を形成し、フレキシブル基板へ転写するまでの作製方法について図１１、図１２を用いて説明する。なお、本実施例では半導体素子として、不揮発性メモリ回路、ｎチャネル型ＴＦＴ、およびｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。
【００７６】
まず、図１１（Ａ）に示すように、絶縁基板３０００上に剥離層４０００を形成する。剥離層４０００は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４０００は、スパッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層４０００として用いる。続いて剥離層４０００上に下地膜３００１を形成し、その後、実施例１に示した作業工程と同様に、記憶素子３０３４を有するメモリ部、ｎチャネル型ＴＦＴ３０３５及びｐチャネル型ＴＦＴ３０３６を有する論理回路部を形成する。
【００７７】
次に、第２の層間絶縁膜３０２５上に第３の層間絶縁膜４００１を形成し、パッド４００２〜４００５を形成する。パッド４００２〜４００５としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、または、金属化合物を、１つまたは複数有する導電材料を用いることができる。
【００７８】
そしてパッド４００２〜４００５を覆うように、第３の層間絶縁膜４００１上に保護層４００６を形成する。保護層４００６は、後に剥離層４０００をエッチングにより除去する際に、パッド４００２〜４００５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系等の樹脂を全面に塗布することで保護層４００６を形成することができる（図１１（Ａ））。
【００７９】
次に、剥離層４０００を分離するための溝４００７を形成する（図１１（Ｂ）参照）。溝４００７は、剥離層４０００が露出する程度であればよい。溝４００７の形成は、エッチング、ダイシング、スクライビングなどの方法を用いることができる。
【００８０】
次に、剥離層４０００をエッチングにより除去する（図１２（Ａ）参照）。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４００７から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行う。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いてもよい。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層４０００が選択的にエッチングされ、絶縁基板３０００を剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでもよい。
【００８１】
次に、剥離されたメモリ部および論理回路部を、接着剤４００８を用いて支持体４００９に貼り合わせる（図１２（Ｂ）参照）。接着剤４００８は、支持体４００９と下地膜３００１とを貼り合わせることができる材料を用いる。接着剤４００８は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【００８２】
支持体４００９として、フレキシブルな紙またはフレキシブルなプラスチックなどの有機材料を用いることができる。または支持体４００９として、フレキシブルな無機材料を用いていてもよい。支持体４００９は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有するのが望ましい。
【００８３】
なおメモリ部および論理回路部の集積回路を絶縁基板３０００から剥離する方法は、本実施例で示したようにシリコンを主成分とする層のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により破壊し、集積回路を基板から剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる。
【００８４】
また対象物の表面が曲面を有しており、それにより該曲面に貼り合わされたＩＤチップの支持体が、錐面、円柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【００８５】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、複数の照射ポイントを一度に精度良くレーザ照射でき、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例３】
【００８６】
次に、マスクＲＯＭを用いた不揮発性メモリ回路の実施例を図１３に示す。図１３に示す不揮発性メモリ回路は、本発明のレーザ照射装置を用いて作製され、ＴＦＴのドレイン端子のコンタクトホールを開口するか否かで、記憶状態を表すものである。
【００８７】
以下、マスクＲＯＭを用いた不揮発性メモリ回路の動作について、図１３を用いて説明する。図１３の不揮発性メモリ回路は説明簡略化のため、４ビットのメモリ回路としているが、本発明の実施は、４ビットに限定されるものではない。図１３に示す不揮発性メモリ回路は列デコーダ７０１、行デコーダ７０２、アンプ７１５、ｎチャネル型ＴＦＴ７０３〜７０６、ビット線（データ線）７０９、７１０、ワード線７０７、７０８、電源線７１３、列スイッチ７１１、７１２、出力配線７１７、負荷抵抗７１４、出力端子７１６、電源１、電源２によって構成されている。負荷抵抗７１４の代わりに定電流源を用いてもよい。
【００８８】
電源１はハイ電位を設定する電位であり、電源２はロウ電位を設定する電位である。ただしＴＦＴ７０３〜７０６をｐチャネル型ＴＦＴとする場合においては、電源１はロウ電位を設定し、電源２はハイ電位を設定する。以下の説明ではＴＦＴ７０３〜７０６はｎチャネル型ＴＦＴとし、電源１は＋３Ｖ、電源２は０Ｖを供給する構成とするが適宜変えてもよい。また、メモリセル７１８〜７２１は、ＴＦＴ７０３〜７０６によって構成される。
【００８９】
以下、読み出しをおこなう場合について説明をおこなう。メモリセル７１８のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブとする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線（データ線）７０９と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているので、電流は電源１、負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９、ＴＦＴ７０３、電源線７１３を介して電源２へ流れる。これによってメモリセル７１８の出力はロウになる。
【００９０】
メモリセル７１９のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブとする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線（データ線）７１０と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているが、ＴＦＴ７０４のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０に供給されるが、電流が流れないのでメモリセル７１９の出力はハイになる。
【００９１】
メモリセル７２０のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線７０９と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０５がオンしているが、ＴＦＴ７０５のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９に供給されるが、電流が流れないのでメモリセル７２０の出力はハイになる。
【００９２】
メモリセル７２１のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線７１０と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０６がオンしているので、電流は電源１、負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０、ＴＦＴ７０６、電源線７１３を介して電源２へ流れる。これによってメモリセル７２１の出力はロウになる。このようにして、メモリに記憶されたデータを出力端子７１６に読み出すことができる。
【実施例４】
【００９３】
本実施例では本発明を用いて形成した不揮発性メモリ回路に外付けのアンテナをつけた例について図１４、図１５を用いて説明する。
【００９４】
図１４（Ａ）は不揮発性メモリ回路の周りを一面のアンテナで覆ったものである。基板１０００上にアンテナ１００１を構成し、本発明を用いて形成した不揮発性メモリ回路１００２を接続する。図面では不揮発性メモリ回路１００２の周りをアンテナ１００１で覆う構成になっているが、基板全面をアンテナ１００１で覆い、その上に電極を構成した不揮発性メモリ回路１００２を貼り付けるような構造を取ってもよい。
【００９５】
図１４（Ｂ）は細いアンテナを不揮発性メモリ回路の周りを回るように配置したものである。基板１００３上にアンテナ１００４を構成し、本発明を用いて形成した不揮発性メモリ回路１００５を接続する。なお、アンテナの配線の配置は一例であってこれに限定するものではない。
【００９６】
図１４（Ｃ）は高周波数のアンテナである。基板１００６上にアンテナ１００７を構成し、本発明を用いて形成した不揮発性メモリ回路１００８を接続する。
【００９７】
図１４（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナである。基板１００９上にアンテナ１０１０を構成し、本発明を用いて形成した不揮発性メモリ回路１０１１を接続する。
【００９８】
図１４（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１３を構成し、本発明を用いて形成した不揮発性メモリ回路１０１４を接続する。
【００９９】
本発明を用いて形成した不揮発性メモリ回路とこれらのアンテナへの接続は公知の方法で行うことができる。例えばアンテナと不揮発性メモリ回路をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した不揮発性メモリ回路の一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【０１００】
アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。一般には波長の整数分の１の長さにするとよいとされる。例えば周波数が２．４５ＧＨｚの場合は約６０ｍｍ（１／２波長）または、約３０ｍｍ（１／４波長）とすればよい。
【０１０１】
また、本発明の不揮発性メモリ回路上に基板を取りつけ、さらにその上にアンテナを構成してもよい。図１５（Ａ）〜（Ｃ）にその一例として不揮発性メモリ回路上に基板１１００を取りつけ、らせん状のアンテナ１１０１を配置したものの上面図および断面図を示す。図１５（Ｂ）、（Ｃ）は、図１５（Ａ）に示した上面図をそれぞれ鎖線Ａ−Ｂ、鎖線Ｃ−Ｄで切断した断面図を示す。
【０１０２】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない。本発明は、あらゆる形状のアンテナについて実施することが可能である。
【実施例５】
【０１０３】
本実施例では、図１６〜１８を参照して、ＴＦＴを含む薄膜集積回路装置の具体的な作製方法について説明する。ここでは、簡単のため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを用いたＣＰＵ（論理回路部）とメモリ部の断面構造を示すことによって、その作製方法について説明する。
【０１０４】
まず、基板６０上に、剥離層６１を形成する（図１６（Ａ））。ここでは、ガラス基板（例えば、コーニング社製１７３７基板）上に、５０ｎｍの膜厚のａ−Ｓｉ膜（非晶質シリコン膜）を減圧ＣＶＤ法により形成した。なお、基板６０としては、ガラス基板の他にも、石英基板、アルミナなど絶縁物質で形成される基板、シリコンウエハ基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。
【０１０５】
また、剥離層６１としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、ＳＡＳ（セミアモルファスシリコン（微結晶シリコン、マイクロクリスタルシリコンともいう。））等、シリコンを主成分とする膜を用いることが望ましいが、これらに限定されるものではない。剥離層６１は、減圧ＣＶＤ法の他にも、プラズマＣＶＤ法、スパッタ法等によって形成してもよい。また、リンなどの不純物をドープした膜を用いてもよい。また、剥離層６１の膜厚は、５０〜６０ｎｍとするのが望ましい。ＳＡＳに関しては、３０〜５０ｎｍとしてもよい。
【０１０６】
次に、剥離層６１上に、保護膜５５（下地膜、下地絶縁膜と呼ぶこともある）を形成する（図１６（Ａ））。ここでは、保護膜５５を剥離層６１側から順に、膜厚１００ｎｍのＳｉＯＮ（窒素を含む酸化珪素）膜、膜厚５０ｎｍのＳｉＮＯ（酸素を含む窒化珪素）膜、膜厚１００ｎｍのＳｉＯＮ膜の３層構造としたが、材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン等の耐熱性樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成してもよい。また、窒化珪素膜（ＳｉＮ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、酸化珪素膜を用いてもよい。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１０７】
ここで、酸化珪素膜は、ＳｉＨ４／Ｏ２、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ４／ＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、ＳｉＯＮ膜又はＳｉＮＯ膜は、代表的には、ＳｉＨ４／Ｎ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１０８】
なお、剥離層６１及び島状半導体膜５７として、ａ−Ｓｉ等の珪素を主成分とする材料を用いる場合には、それらに接する保護膜５５としては、密着性確保の点から、ＳｉＯｘＮｙ（ｘ＞ｙ＞０）を用いてもよい。
【０１０９】
次に、保護膜５５上に、薄膜集積回路装置のＣＰＵ（論理回路部）やメモリ部を構成する薄膜トランジスタ（ＴＦＴ）を形成する。なお、ＴＦＴ以外にも、有機ＴＦＴ、薄膜ダイオード等の薄膜能動素子を形成することもできる。
【０１１０】
ＴＦＴの作製方法として、まず、保護膜５５上に、島状半導体膜５７を形成する（図１６（Ｂ））。島状半導体膜５７は、非晶質半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。
【０１１１】
ここでは、７０ｎｍの膜厚の非晶質珪素膜を形成し、さらにその表面を、ニッケルを含む溶液で処理した。さらに、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を形成した後、レーザ結晶化を行って結晶性を改善した。また、半導体膜の成膜方法としては、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法などを用いてもよい。半導体膜の結晶化方法としては、レーザ結晶化法、熱結晶化法、他の触媒（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行ってもよい。
【０１１２】
また、非晶質半導体膜の結晶化処理としては、連続発振のレーザを用いてもよい。結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい（この場合の結晶化をＣＷＬＣという）。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶又はＧｄＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて、ビームスポットの形状が矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度で、レーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１１３】
また、パルス発振のレーザを用いる場合、通常、数十Ｈｚ〜数百Ｈｚの周波数帯を用いるが、それよりも著しく高い１０ＭＨｚ以上の発振周波数を有するパルス発振レーザを用いてもよい（この場合の結晶化をＭＨｚＬＣという）。パルス発振でレーザ光を半導体膜に照射して溶融してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われているため、上記高周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。よって、従来のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１１４】
なお、保護膜５５の一部に耐熱性有機樹脂であるシロキサンを用いた場合には、上記結晶化の際に、半導体膜中から熱が漏れることを防止することができ、効率よく結晶化を行うことができる。
【０１１５】
上記の方法によって結晶性半導体膜を得る。なお、結晶の成長方向は、ソース領域、チャネル形成領域、ドレイン領域方向においてそろっていることが望ましい。また、結晶層の厚さは、２０〜２００ｎｍ（代表的には４０〜１７０ｎｍ、さらに好ましくは、５０〜１５０ｎｍ）となるようにするのがよい。その後、半導体膜上に酸化膜を介して、金属触媒をゲッタリングするための非晶質珪素膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行う。さらに、ＴＦＴ素子のしきい値電圧を制御するために、結晶性半導体膜に対し、１０１３／ｃｍ２程度のドーズ量のホウ素イオンを注入する。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜５７を形成する。
【０１１６】
なお、結晶性半導体膜を形成するにあたっては、ジシラン（Ｓｉ２Ｈ６）とフッ化ゲルマニウム（ＧｅＦ４）を原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成しても良い。ガス流量比は、Ｓｉ２Ｈ６／ＧｅＦ４＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いることができるが、これに限定されるものではない。
【０１１７】
なお、ＴＦＴ内の特にチャネル領域には、１×１０１９〜１×１０２２ｃｍ−３、好ましくは１×１０１９〜５×１０２０ｃｍ−３の水素又はハロゲンが添加されているのがよい。ＳＡＳに関しては、１×１０１９〜２×１０２１ｃｍ−３とするのが望ましい。いずれにしても、ＩＣチップに用いられる単結晶に含まれる水素又はハロゲンの含有量よりも多く含有させておくことが望ましい。これにより、ＴＦＴ部に局部クラックが生じても、水素又はハロゲンによってターミネート（終端）されうる。
【０１１８】
次に、島状半導体膜５７上にゲート絶縁膜５８を形成する（図１６（Ｂ））。ゲート絶縁膜５８はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。
【０１１９】
次に、ゲート電極５６を形成する（図１６（Ｃ））。ここでは、ＳｉとＷ（タングステン）をスパッタ法により積層形成した後に、レジスト６２をマスクとしてエッチングを行うことにより、ゲート電極５６を形成した。勿論、ゲート電極５６の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で、ゲート電極を形成してもよい。
【０１２０】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、ＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる）のパターン形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストを用いたときよりも少ないため、所望の幅のゲート電極を形成することができる。また、レジスト６２を用いずに、液滴吐出法を用いて選択的にゲート電極５６を形成してもよい。
【０１２１】
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極５６とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０１２２】
なお、ゲート電極５６をエッチング形成する際のエッチングガスとしては、ＣＦ４、Ｃｌ２、Ｏ２の混合ガスやＣｌ２ガスを用いたが、これに限定されるものではない。
【０１２３】
次に、ｐチャネル型ＴＦＴ７０、７２となる部分をレジスト６３で覆い、ゲート電極５６をマスクとして、ｎチャネル型ＴＦＴ６９、７１の島状半導体膜中に、ｎ型を付与する不純物元素６４（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程、図１６（Ｄ））。第１のドーピング工程の条件は、ドーズ量：１×１０１３〜６×１０１３／ｃｍ２、加速電圧：５０〜７０ｋＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５８を介してドープがなされ、一対の低濃度不純物領域６５が形成される。なお、第１のドーピング工程は、ｐ型ＴＦＴ領域をレジストで覆わずに、全面に行ってもよい。
【０１２４】
次に、レジスト６３をアッシング等により除去した後、ｎチャネル型ＴＦＴ領域を覆うレジスト６６を新たに形成し、ゲート電極をマスクとして、ｐチャネル型ＴＦＴ７０、７２の島状半導体膜中に、ｐ型を付与する不純物元素６７（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程、図１６（Ｅ））。第２のドーピング工程の条件は、ドーズ量：１×１０１６〜３×１０１６／ｃｍ２、加速電圧：２０〜４０ｋＶとしたが、これに限定されるものではない。この第２のドーピング工程によって、ゲート絶縁膜５８を介して、ｐ型を付与する不純物元素６７がドープされ、一対のｐ型の高濃度不純物領域６８が形成される。
【０１２５】
次に、レジスト６６をアッシング等により除去した後、基板表面に、絶縁膜７５を形成した（図１７（Ａ））。ここでは、膜厚１００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法によって形成した。その後、エッチバック法により、絶縁膜７５、ゲート絶縁膜５８をエッチング除去し、サイドウォール（側壁）７６を自己整合的（セルフアライン）に形成した（図１７（Ｂ））。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いた。
【０１２６】
なお、サイドウォール７６の形成方法は上記に限定されるものではない。例えば、図１８（Ａ）および図１８（Ｂ）に示した方法を用いることができる。図１８（Ａ）は、絶縁膜７５を二層又はそれ以上の積層構造とした例を示している。絶縁膜７５としては、例えば、膜厚１００ｎｍのＳｉＯＮ（酸窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、低温酸化膜）の２層構造とした。ここでは、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、ＬＴＯ膜としては、ＳｉＯ２膜を減圧ＣＶＤ法で形成した。その後、エッチバックを行うことにより、Ｌ字状と円弧状からなるサイドウォール７６が形成される。
【０１２７】
また、図１８（Ｂ）は、エッチバック時に、ゲート絶縁膜５８を残すようにエッチングを行った例を示している。この場合の絶縁膜７５は、単層構造でも積層構造でもよい。
【０１２８】
上記サイドウォールは、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７６の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものであるが、上述したサイドウォールのいずれの形成方法においても、形成したい低濃度不純物領域又はオフセット領域の幅によって、エッチバックの条件を適宜変更すればよい。
【０１２９】
次に、ｐチャネル型ＴＦＴ領域を覆うレジスト７７を新たに形成し、ゲート電極５６及びサイドウォール７６をマスクとして、ｎ型を付与する不純物元素７８（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程、図１７（Ｃ））。第３のドーピング工程の条件は、ドーズ量：１×１０１３〜５×１０１５／ｃｍ２、加速電圧：６０〜１００ｋＶとしたが、これに限定されるものではない。この第３のドーピング工程によって、ｎ型を付与する不純物元素７８のドープがなされ、一対のｎ型の高濃度不純物領域７９が形成される。
【０１３０】
なお、レジスト７７をアッシング等により除去した後、不純物領域の熱活性化を行ってもよい。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性シリコン中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成する。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行ってもよい。この場合、ＳｉＮｘとＳｉＮｘ上に形成されたＳｉＯＮ膜は連続成膜することができる。このように、ＴＦＴ上には、基板側からＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの順に３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、できるだけ形成しておくのが望ましい。
【０１３１】
次に、ＴＦＴ上に、層間膜５３を形成する（図１７（Ｄ））。層間膜５３としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、層間膜５３として、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、層間膜５３を形成してもよい。
【０１３２】
さらに、層間膜５３上に、保護膜５４を形成してもよい。保護膜５４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂を用いてもよい。
【０１３３】
なお、層間膜５３又は保護膜５４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、これらの膜の膜剥がれや割れが生じるのを防ぐために、層間膜５３又は保護膜５４中にフィラーを混入させておいてもよい。
【０１３４】
次に、層間膜５３上に、レジストを形成した後、エッチングによりコンタクトホールを形成し、ＴＦＴ同士を接続する配線５１及び外部アンテナと接続するための接続配線２１を形成する（図１７（Ｄ））。上記の工程において、メモリ部７４におけるコンタクトホールは、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によって、形成する。また、コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。また、配線５１と接続配線２１は同一材料を用いて同時に形成してもよいし、別々に形成してもよい。ここでは、ＴＦＴと接続される配線５１は、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮの順に形成した５層構造とし、スパッタ法によって形成した後、エッチングして形成する。
【０１３５】
なお、Ａｌ層において、Ｓｉを混入させることにより、配線形成時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させてもよい。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層を挟むことにより、耐ヒロック性がさらに向上する。なお、配線形成時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極５６に用いられる材料を採用してもよい。
【０１３６】
なお、本実施例では、ＣＰＵ７３、メモリ部７４等を構成するＴＦＴ領域とアンテナと接続する端子部８０のみを同一基板上に形成する場合について示したが、ＴＦＴ領域とアンテナとを同一基板上に形成する場合にも、本実施例を適用できる。この場合には、層間膜５３又は保護膜５４上にアンテナを形成し、さらに、別の保護膜で覆うとよい。アンテナの導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていてもよい。なお、配線及びアンテナは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。
【０１３７】
また、アンテナの形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてエッチングして形成してもよいし、液滴吐出法によってノズルを用いて選択的に形成してもよい。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。配線とアンテナは、同時に形成してもよいし、一方を先に形成した後に、他方が乗り上げるように形成してもよい。
【０１３８】
以上の工程を経て、ＴＦＴからなる薄膜集積回路装置が完成する。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、ＴＦＴのような薄膜能動素子部（アクティブエレメント）の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料、配線材料が主として設けられているが、該領域は、薄膜集積回路装置全体の５０％以上、好ましくは７０〜９５％を占めていることが望ましい。これにより、ＩＤチップを曲げやすくし、ＩＤラベル等の完成品の取り扱いが容易となる。この場合、ＴＦＴ部を含むアクティブエレメントの島状半導体膜（アイランド）は、薄膜集積回路装置全体の１〜３０％、好ましくは、５〜１５％を占めているのがよい。
【０１３９】
また、図１７（Ｄ）に示すように、薄膜集積回路装置におけるＴＦＴの半導体層から下部の保護膜までの距離（ｔｕｎｄｅｒ）と、半導体層から上部の層間膜（保護膜が形成されている場合には該保護膜）までの距離（ｔｏｖｅｒ）が、等しく又はほぼ等しくなるように、上下の保護膜又は層間膜の厚さを調整するのが望ましい。このようにして、半導体層を薄膜集積回路装置の中央に配置することで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。
【０１４０】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、複数の照射ポイントを一度に精度良くレーザ照射でき、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例６】
【０１４１】
本発明を利用して作製した記憶素子を、ＩＣカード、ＩＣタグ、ＲＦＩＤ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類に用いることができる。本実施例では、ＩＣカード、ＩＤタグおよびＩＤチップなどの例について図１９を用いて説明する。
【０１４２】
図１９（Ａ）はＩＣカードであり、個人の識別用のほかに内蔵されたメモリ回路が書き換え可能であることを利用して現金を使わずに代金の決済が可能なクレジットカード、あるいは電子マネーといったような使い方もできる。ＩＣカード１６００の中に本発明を用いた不揮発性メモリ回路１６０１を組み込んでいる。
【０１４３】
図１９（Ｂ）はＩＤタグであり、個人の識別用のほかに、小型化可能であることから特定の場所での入場管理などに用いることができる。ＩＤタグ１６１０の中に本発明を用いた不揮発性メモリ回路１６１１を組み込んでいる。
【０１４４】
図１９（Ｃ）はスーパーマーケットなどの小売店で商品を扱う際の商品管理を行うためのＩＤチップ１６２２を商品１６２０に貼付した例である。本発明はＩＤチップ１６２２内のメモリ回路に適用される。このようにＩＤチップ１６２２を商品１６２０に貼付することにより、在庫管理が容易になるだけではなく、万引きなどの被害を防ぐことも可能である。図面ではＩＤチップ１６２２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６２１を用いているが、ＩＤチップ１６２２を接着剤によって直接商品１６２０に貼付するような構造を取っていてもよい。また、商品１６２０に貼付する構造上、ＩＤチップ１６２２は、実施例２で挙げたフレキシブル基板を用いて作製すると好ましい。
【０１４５】
図１９（Ｄ）は商品製造時に識別用のＩＤチップを組み込んだ例である。図面では例としてディスプレイの筐体１６３０にＩＤチップ１６３１を組み込まれている。本発明はＩＤチップ１６３１内のメモリ回路に適用される。このような構造を取ることにより製造メーカーにおいて、商品の識別、または商品の流通管理などを容易に行うことができる。なお、図面ではディスプレイの筐体を例として取り上げているが、本発明はこれに限定されることはなく、さまざまな電子機器、物品に対して適用することが可能である。
【０１４６】
図１９（Ｅ）は物品搬送用の荷札である。図面では荷札１６４０内にＩＤチップ１６４１が組み込まれている。本発明はＩＤチップ１６４１内のメモリ回路に適用される。このような構造を取ることにより搬送先の選別や商品の流通管理などを容易に行うことができる。なお、図面では、紐で物品に荷札をくくりつけるような構造を取っているが、本発明はこれに限定されることはなく、シール材のようなものを用いて物品に直接荷札を貼付するような構造を取ってもよい。
【０１４７】
図１９（Ｆ）は本１６５０にＩＤチップ１６５２が組み込まれたものである。本発明はＩＤチップ１６５２内のメモリ回路に適用される。このような構造を取ることにより書店における流通管理や図書館などでの貸し出し処理などを容易に行うことができる。なお、図面ではＩＤチップ１６５２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６５１を用いているが、ＩＤチップ１６５２を接着剤によって直接本１６５０に貼付するような構造を取る、または本１６５０の表紙にＩＤチップ１６５２を埋め込む構造を取っていてもよい。
【０１４８】
図１９（Ｇ）は紙幣１６６０にＩＤチップ１６６１が組み込まれたものである。本発明はＩＤチップ１６６１内のメモリ回路に適用される。このような構造を取ることにより偽札の流通を阻止することが容易に行える。なお、紙幣の性質上ＩＤチップ１６６１が剥がれ落ちるのを防ぐために紙幣１６６０に埋め込むような構造を取るとより好ましい。本発明は紙幣に限らず、有価証券、パスポートなど紙を材質にしたものに適用可能である。
【０１４９】
図１９（Ｈ）は靴１６７０にＩＤチップ１６７２が組み込まれたものである。本発明はＩＤチップ１６７２内のメモリ回路に適用される。このような構造を取ることにより製造メーカーにおいて商品の識別、または商品の流通管理などを容易に行うことができる。図面ではＩＤチップ１６７２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６７１を用いているが、ＩＤチップ１６７２を接着剤によって直接商品に貼付するような構造を取る、または靴１６７０にＩＤチップ１６７２を埋め込む構造を取っていてもよい。本発明は靴に限らず、バッグ、衣類など身に付けるものに適用可能である。
【０１５０】
次にセキュリティ確保のため、例えば、盗難防止又は偽造防止を目的として、多様な物品へＩＤチップを実装する場合を説明する。
【０１５１】
盗難防止を目的としてＩＤチップを使用する例として、バッグにＩＤチップを実装する場合を説明する。本発明はＩＤチップ２２０２内のメモリ回路に適用される。図２０に示すように、バッグ２２０１にＩＤチップ２２０２を実装する。例えば、バッグ２２０１の底又は側面の一部等にＩＤチップ２２０２を実装することができる。ＩＤチップ２２０２は非常に薄型で小さいため、バッグ２２０１のデザイン性を低下させずに実装することができる。加えてＩＤチップ２２０２は透光性を有するため、ＩＤチップ２２０２が実装されているか否かの判断が困難である。そのため、盗難者によってＩＤチップ２２０２が取り外される可能性が低い。
【０１５２】
このようなＩＤチップ２２０２を実装したバッグ２２０１が盗難された場合、例えばＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）を用いてバッグ２２０１の現在位置に関する情報を得ることができる。なおＧＰＳとは、ＧＰＳ用の衛星から送られる信号をとらえてその時間差を求め、これをもとに測位するシステムである。
【０１５３】
また盗難された場合以外に、バッグ２２０１を忘れた場合や落とした場合などにも、ＧＰＳを用いて現在位置に関する情報を得ることができる。
【０１５４】
またバッグ２２０１以外にも、自動車、自転車等の乗物、時計やアクセサリーにＩＤチップを実装することができる。
【０１５５】
次に偽造防止を目的としてＩＤチップを使用する例として、パスポートや免許証等にＩＤチップを実装する場合を説明する。
【０１５６】
図２１（Ａ）に、ＩＤチップを実装したパスポート２３０１を示す。図２１（Ａ）ではＩＤチップ２３０２がパスポート２３０１の表紙に実装されているが、その他のページに実装してもよい。また、ＩＤチップ２３０２は透光性を有するため表面に実装してもよい。またＩＤチップ２３０２を表紙等の材料で挟み込むようにし、表紙の内部に実装することも可能である。
【０１５７】
図２１（Ｂ）には、ＩＤチップを実装した免許証２３０３を示す。図２１（Ｂ）では、ＩＤチップ２３０４が免許証２３０３の内部に実装されている。またＩＤチップ２３０４は透光性を有するため、免許証２３０３の印刷面上に設けても構わない。例えば、ＩＤチップ２３０４を免許証２３０３の印字面上に実装し、その上下に熱硬化性を有する樹脂膜及び樹脂フィルムを１組ずつ配置して挟み込み、熱でフィルムを圧着することによって、ＩＤチップ２３０４を実装した免許証２３０３を覆うことができる。またＩＤチップ２３０４を免許証２３０３の材料で挟み込むようにし、内部に実装することも可能である。
【０１５８】
以上のような物品にＩＤチップを実装することにより、偽造を防止することができる。加えて非常に薄型で小さいＩＤチップを用いるため、パスポートや免許証等のデザイン性を損ねることがない。さらにＩＤチップは透光性を有するため、表面に実装しても構わない。
【０１５９】
またＩＤチップを実装することにより、パスポートや免許証等の管理を簡便に行うことができる。さらにパスポートや免許証等に直接情報を記入することなく、ＩＤチップに保存することができるため、プライバシーを守ることができる。
【０１６０】
次に、安全管理を行うため、食料品等の商品へＩＤチップを実装する場合を図２２を用いて説明する。
【０１６１】
図２２は、ＩＤチップ２４０３を実装したラベル２４０２と、当該ラベル２４０２が貼られた肉のパック２４０１を示す。ＩＤチップ２４０３はラベル２４０２の表面に実装していてもよいし、ラベル２４０２内部に実装してもよい。また野菜等の生鮮食品の場合、生鮮食品を覆うラップにＩＤチップを実装してもよい。
【０１６２】
ＩＤチップ２４０３には、商品の生産地、生産者、加工年月日、賞味期限等の商品に関する基本事項を記録することができる。このような基本事項は、書き換える必要がないためＭＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。更には商品を用いた調理例等の応用事項をＩＤチップ２４０３に記録することができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１６３】
また食料品の安全管理を行うためには、加工前の動植物の状態を知り得ることが重要である。そのため、動植物内にＩＤチップを埋め込み、リーダ装置によって動植物に関する情報を取得するとよい。動植物に関する情報とは、飼育地、飼料、飼育者、伝染病の感染の有無等である。
【０１６４】
またＩＤチップに、商品の値段が記録されていれば、従来のバーコードを用いる方式よりも、簡便、短時間に商品の精算を行うことが可能となる。すなわち、ＩＤチップが実装された複数の商品を一挙に精算することができる。但し、このように複数のＩＤチップを一度に読み取る場合、アンチコリジョン機能をリーダ装置に搭載する必要がある。
【０１６５】
さらにＩＤチップの通信距離によっては、レジスターと商品との距離が遠くても、商品の精算を可能とすることができる。またＩＤチップは万引きの防止を目的とした利用も可能である。
【０１６６】
さらにＩＤチップは、バーコード、磁気テープ等のその他の情報媒体と併用することもできる。例えば、ＩＤチップには書き換え不要な基本事項を記録し、バーコードには更新すべき情報、例えば値引き価格や特価情報を記録するとよい。バーコードはＩＤチップと異なり、情報の修正を簡便に行うことができるからである。
【０１６７】
このようにＩＤチップを商品に実装することにより、消費者へ提供できる情報を増大させることができる。
【０１６８】
次に図２３を用いて、物流管理を行うため、ビール瓶等の商品へＩＤチップを実装する場合を説明する。例えば、図２３（Ａ）に示すように、ラベル２５０１を用いてビール瓶にＩＤチップ２５０２を実装することができる。
【０１６９】
ＩＤチップ２５０２には、ビールの製造日、製造場所、使用材料等の基本事項を記録する。このような基本事項は、書き換える必要がないためマスクＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。加えてＩＤチップには、各ビール瓶の配送先、配送日時等の個別事項を記録する。例えば、図２３（Ｂ）に示すように、各ビール瓶２５０３がベルトコンベア２５０６により流れ、ライタ装置２５０５を通過するときに、ラベル２５０４に内蔵されたＩＤチップ２５０７に各配送先、配送日時を記録することができる。このような個別事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１７０】
また配達先から購入された商品情報がネットワークを通じて物流管理センターへ送信されると、この商品情報に基づき、ライタ装置又は当該ライタ装置を制御するパーソナルコンピュータ等が配送先や配送日時を算出し、ＩＤチップへ記録するようなシステムを構築するとよい。
【０１７１】
また一般的に、ビール瓶等の配達はケース毎に行われるため、ケース毎、又は複数のケース毎にＩＤチップを実装し、個別事項を記録することもできる。
【０１７２】
このような複数の配達先が記録されうる飲料品は、ＩＤチップを実装することにより、手作業で行う入力にかかる時間を削減でき、それに起因した入力ミスを低減することができる。加えて物流管理の分野において最もコストのかかる人件費用を削減することができる。従って、ＩＤチップを実装したことにより、ミスの少ない、低コストな物流管理を行うことができる。
【０１７３】
さらに配達先において、ビールに合う食料品や、ビールを使った料理法等の応用事項を記録してもよい。その結果、食料品等の宣伝を兼ねることができ、消費者の購買意欲を高めることができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。このようにＩＤチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる。
【０１７４】
製造管理を行うため、ＩＤチップを実装した製造品と、当該ＩＤチップの情報に基づき制御される製造装置（製造ロボット）について説明する。
【０１７５】
オリジナル商品を生産する場合、生産ラインでは商品にＩＤチップを実装し、ＩＤチップに記録されたオリジナル情報に基づくように商品を生産することができる。例えば、ドアの塗装色を自由に選択する自動車の生産ラインにおいては、自動車の一部にＩＤチップを実装し、当該ＩＤチップからの情報に基づき、塗装装置を制御することができる。
【０１７６】
上記のように、自動車の一部にＩＤチップを実装する結果、事前に生産ラインに投入される自動車の順序や同色を有する数を調整する必要がない。強いては、自動車の順序や数に合わせるように塗装装置を制御するプログラムを設定しなくてすむ。すなわち製造装置は、自動車に実装されたＩＤチップの情報に基づき、個別に動作することができる。
【０１７７】
このようにＩＤチップは様々な場所で使用することができる。そしてＩＤチップに記録された情報により、製造に関する固有情報を得ることができ、当該情報に基づき製造装置を制御することができる。
【０１７８】
次に、本発明に係るＩＤチップを用いたＩＣカードを、電子マネーとして利用する形態について説明する。図２４に、ＩＣカード２６０１を用いて、決済をおこなっている様子を示す。ＩＣカード２６０１は、本発明に係るＩＤチップ２６０２を有している。ＩＣカード２６０１の利用の際には、レジスター２６０３、リーダ／ライタ２６０４を用いる。ＩＤチップ２６０２には、ＩＣカード２６０１に入金されている金額の情報が保持されており、リーダ／ライタ２６０４は該金額の情報を非接触で読み取り、レジスター２６０３に送信することができる。レジスター２６０３では、ＩＣカード２６０１に入金されている金額が、決済する金額以上であることを確認し、決済を行なう。そしてリーダ／ライタ２６０４に決済後の残額の情報を送信する。リーダ／ライタ２６０４は残額の情報を、ＩＣカード２６０１のＩＤチップ２６０２に書き込むことができる。
【０１７９】
なおリーダ／ライタ２６０４に、暗証番号などを入力することができるキー２６０５を付加し、第三者によってＩＣカード２６０１を用いた決済が無断で行なわれるのを制限できるようにしてもよい。
【０１８０】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１８１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品の個体認識用のチップとして適用することが可能である。
【産業上の利用可能性】
【０１８２】
本発明は、複数のレーザビームを被照射体に同時に照射して任意のパターンを描画できるレーザ照射装置及びレーザ照射方法である。この発明は、上記したようにＲＯＭの製作工程で用いることができるのみでなく、半導体プロセスにおける露光工程に適用することができる。また、レーザビームを被照射体に照射して所望の処理をする（例えば、文字の刻印など）ものに適用することができる。
【図面の簡単な説明】
【０１８３】
【図１】メモリセルの回路構成を示す図
【図２】レーザ照射パターンを示す図
【図３】レーザ照射パターンを示す図
【図４】レーザ照射装置の構成を示す図
【図５】レーザ照射装置の構成を示す図
【図６】回折光学素子による分岐パターンを示す図
【図７】レーザ照射装置の構成を示す図
【図８】半導体装置の断面を示す図
【図９】半導体装置の製造方法のフローを示す図
【図１０】半導体装置の製造方法のフローを示す図
【図１１】半導体装置の製造工程を示す図
【図１２】半導体装置の製造工程を示す図
【図１３】不揮発性メモリ回路の構成を示す図
【図１４】アンテナの実施例を示す図
【図１５】アンテナの実施例を示す図
【図１６】半導体装置の製造工程を示す図
【図１７】半導体装置の製造工程を示す図
【図１８】半導体装置の製造工程を示す図
【図１９】本発明により作製した半導体装置の応用例を示す図。
【図２０】本発明により作製した半導体装置を用いたバッグを示す図。
【図２１】本発明により作製した半導体装置を用いた証明書を示す図。
【図２２】本発明により作製した半導体装置を用いた食料品管理を示す図。
【図２３】本発明により作製した半導体装置を用いた物流管理を示す図。
【図２４】本発明により作製した半導体装置を用いたＩＣカード決済を示す図。
【符号の説明】
【０１８４】
３０１ レーザ発振器
３０２ 偏向器
３０３ コリメートレンズ
３０４ 透過型回折光学素子
３０５ 領域
３０６ 投影レンズ
３０７ ミラー
３０８ 基板
３０９ 吸着ステージ
３１０ 搬送ステージ
３１１ 搬送ステージ
３１２ コンピューター
【技術分野】
【０００１】
本発明は、レーザ直接描画法などで行われるレーザ照射を効率よく行うためのレーザ照射装置、レーザ照射方法に関する。また、前記のレーザ照射の工程を含んで作製された記憶素子の作製方法に関する。
【背景技術】
【０００２】
半導体製造工程やプリント基板製造工程などにおいて、回路の集積化に伴い、微細加工が必須となっている。一般にそのような微細加工は、回路パターンを書き込んだフォトマスクを事前に作製し、そのパターンを基板に転写するレーザ露光技術によって行われている。しかし、フォトマスクを使用する方法ではマスクの作製に費用、時間がかかる。そのため、近年ではマスクレスプロセスが注目されている。マスクレスプロセスとして代表的なものに、レーザ直接描画法がある。レーザ直接描画法では、スパッタリングなどにより成膜された導電膜上に感光性材料を吐出または塗布し、その上にレーザビーム直接描画装置を用いてレーザビームを照射する。その際に、レーザビームの照射を選択的に行い、さらに現像を行うことにより、レーザビームが照射された領域にマスクを形成する。次に、このマスクを用いて導電膜をエッチングすることにより、導電膜を所望のパターンに加工することができる。これにより、ＴＦＴ（薄膜トランジスタ）やＩＣの回路パターンを作製することができる。
【０００３】
レーザ直接描画法で処理を行う際に、一本のレーザビームによりレーザ照射を行うと一度に処理できる領域は一箇所に限られる。したがって、複数の照射ポイントを高速にレーザ処理したい場合、レーザビームを複数に分割する必要がある。レーザビームを複数に分割してレーザ照射する技術としては、例えば回折光学素子を利用し、レーザビームを複数のビームスポットに分割して照射するレーザ加工装置が提案されている。（例えば特許文献１参照）。
【特許文献１】特開２００２−２２８８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、産業界においてＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれるＩＤチップの導入が検討されている。ＩＤチップは、非接触で物体に取り付けられた情報を取得できるため、製品の管理が容易になる。例えば、製造ラインでの工程管理や在庫管理を行う際に、従来のようにバーコードを一つずつスキャンしていた作業が不要となる。また、物流システムにおいてトレーサビリティを実現できるため、製品の盗難や偽造を防止することができる。ＩＤチップはこれら以外にも極めて応用範囲が広く、あらゆる物品の個体認識用のチップとして適用することが可能である。
【０００５】
ＩＤチップを製作する場合、それぞれのチップに固有のＩＤを割り振る必要がある。ＩＤはＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ；読み出し専用メモリ）に情報を格納することにより作製する。ＲＯＭは不揮発性メモリの一種であり、物理的な変化でデータを記憶させたものである。データの記憶方法としては、トランジスタをビット線に接続するか否かにより”０”か”１”のバイナリ情報を決定する「コンタクト書き込み」と呼ばれる方法や、イオン注入によって、必要なメモリトランジスタのしきい値電圧（ＭＯＳトランジスタのスイッチをオンにできる電圧）Ｖｔを変える「イオン書き込み」と呼ばれる方法などがある。以降本明細書では、コンタクト書き込みによってデータを記憶させる場合について説明する。
【０００６】
レーザ直接描画法でＲＯＭを作製する場合、レーザ照射パターンを変化させることにより、回路パターンを切り替えることができるため、所望の情報を有するＲＯＭを作製することができる。ここで、例えばＲＯＭのメモリ容量をＮビット（Ｎ＞１）としてＩＤを作製する場合、レーザ照射パターンは２Ｎ通り可能である。例えば２５６ビットの場合、レーザ照射パターンの組み合わせを変えることにより、２２５６通りのＩＤを作製することができる。このように、種々のパターンでレーザ照射したい場合、特許文献１に記載のレーザ加工装置では、それぞれの照射パターンを切り分ける機能が無いため、ＲＯＭごとにＩＤを割り振ることが困難であった。なお、当然従来のマスク露光プロセスにおいても、種々のＩＤを割り振るためにはマスクの使い分けが必要となるため、実際の量産を前提とした半導体作製工程においては現実的なプロセスではなかった。
【０００７】
また、このようなＮビットのＲＯＭを作製する場合、レーザ照射箇所はＮ箇所となる。したがって、例えば、ＩＤチップの大量生産を行うため、６００×７２０ｍｍサイズのガラス基板上に数ｍｍ角のチップを作製する場合を考えると、一枚の基板あたり数百万〜数千万個の位置にレーザ照射する必要が生じる。このような膨大なレーザ照射を行う場合、処理を高速化することが必須であり、これについても特許文献１による方法では十分なものとは言えなかった。そのようなことから、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ露光できる装置が求められていた。
【０００８】
本発明では上記課題に鑑み、レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行うためのレーザ照射装置、レーザ照射方法を提供する。また、前記レーザ照射方法を含む記憶素子の作製方法を提供する。
【課題を解決するための手段】
【０００９】
本発明に係る記憶素子の作製方法の一は、基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、複数の島状半導体層上に第１の層間絶縁膜を形成し、第１の層間絶縁膜を介して複数の島状半導体層上に、それぞれゲート電極を形成し、ゲート電極上に第２の層間絶縁膜を形成し、第２の層間絶縁膜上にレジストを設け、該レジストに、偏向器及び回折光学素子を通過して複数に分岐したレーザビームを照射し、レーザビームが照射されたレジストを現像し、第１の層間絶縁膜及び第２の層間絶縁膜を、レジストをマスクとしてエッチングし、選択的にコンタクトホールを形成する。
【００１０】
本発明に係る記憶素子の作製方法の一は、基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、複数の島状半導体層上に第１の層間絶縁膜を形成し、第１の層間絶縁膜を介して複数の島状半導体層上に、それぞれゲート電極を形成し、ゲート電極上に第２の層間絶縁膜を形成し、第２の層間絶縁膜上にレジストを設け、レジストに、それぞれ異なる偏向器及び回折光学素子を通過して、それぞれ複数に分岐した複数のレーザビームを照射し、レーザビームが照射されたレジストを現像し、第１の層間絶縁膜及び第２の層間絶縁膜を、レジストをマスクとして選択的にエッチングし、選択的にコンタクトホールを形成する。
【００１１】
本発明に係るレーザ照射装置の一は、レーザビームを射出するレーザ発振器と、レーザビームの偏向を行う偏向器と、偏向器を通過したレーザビームを複数のレーザビームに分岐する回折光学素子と、複数に分岐されたレーザビームが照射される被照射体が設置される搬送ステージとを有する。
【００１２】
本発明に係るレーザ照射装置の一は、レーザビームを射出する複数のレーザ発振器と、レーザビームの偏向を行う複数の偏向器と、複数の偏向器を通過した１本のレーザビームを複数のレーザビームに分岐する回折光学素子と、複数に分岐されたレーザビームが照射される被照射体が設置される搬送ステージとを有する。
【００１３】
このレーザ照射装置において、偏向器は、音響光学偏向器又はガルバノミラーであることが好ましい。
【００１４】
このレーザ照射装置において、回折光学素子は透過型回折光学素子又は反射型回折光学素子であることが好ましい。
【００１５】
本発明に係るレーザ照射方法の一は、レーザ発振器から射出したレーザビームを偏向器に入射し、偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、複数に分岐されたレーザビームを被照射面上に照射する。
【００１６】
本発明に係るレーザ照射方法の一は、複数のレーザ発振器から射出したレーザビームそれぞれを異なる複数の偏向器に入射し、偏向器を通過した複数のレーザビームそれぞれを異なる複数の回折光学素子に入射し、回折光学素子を通過することで１本のレーザビームは複数に分岐され、複数に分岐されたレーザビームを被照射面上に照射する。
【００１７】
このレーザ照射方法において、複数に分岐されたレーザビームは投影レンズを通過した後、被照射面上に照射されるようにしても良い。
【００１８】
本発明に係るレーザ照射方法の一は、レーザ発振器から射出したレーザビームを偏向器に入射し、偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、複数に分岐されたレーザビームを絶縁膜上に形成されたフォトレジストに照射する。
【００１９】
このレーザ照射方法において、レーザビームが照射されたフォトレジストを現像して絶縁膜をエッチングし、選択的にコンタクトホールを作製しても良い。
【００２０】
このレーザ照射方法において、複数に分岐されたレーザビームは投影レンズを通過した後、絶縁膜上に照射されるようにしても良い。
【００２１】
このレーザ照射方法において、回折光学素子として透過型回折光学素子又は反射型回折光学素子を用いることが好ましい。
【発明の効果】
【００２２】
本発明において、回折光学素子と偏向器を組み合わせて使用することにより、種々の照射パターンを切り替えながらレーザ照射を行うことができる。また、複数のビームスポットを一度に形成することができ、効率よくレーザビームを照射することができる。さらに、レーザビームの進行方向を高速に制御することが可能であるため、複雑または複数の照射ポイントをレーザ処理する必要のある場合において効率良くレーザ照射を行うことができる。そのため、本発明のレーザ照射装置を半導体膜上のレーザ直接描画プロセスに適用することにより、ＲＯＭにデータを記憶させることが容易となり、生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、レーザ照射パターンを切り替えながら、所望の位置に高速にレーザ照射を行う装置構成及びレーザ照射方法について図１〜４を用いて説明する。
【００２５】
ＲＯＭを作製する場合、バイナリ情報の”０”と”１”を区別するため、トランジスタの配線方法を変えることにより情報を記憶させる。図１に、コンタクト書き込みを行ったメモリセルの回路構成の一例を示す。図１（Ａ）はバイナリ情報の”０”を保持する回路構成である。この構成において、トランジスタ１０２はメモリセルを駆動するワード線１０１と、ビット線１０３に接続されている。ここでビット線との接続は、領域１０４に形成された配線により行われている。一方、図１（Ｂ）は、バイナリ情報の”１”を保持する回路構成である。この構成において、トランジスタ１０２は、ビット線との接続がなされていない。領域１０５は、レーザ直接描画法によりレーザ照射が行われ、配線が除去された領域となっている。上記のメモリセルの回路構成と配置は、レーザ直接描画法におけるレーザ照射パターンによって決定される。
【００２６】
ここで、図２に２５６ビットのＲＯＭにおけるレーザ照射パターンの一例を示す。図２においてメモリセル２０１は２５６個あり、横方向の領域２０３に１６列、縦方向の領域２０４に１６列の構成で配置されている。網掛けの丸で示した点２０２はレーザビームが照射された領域である。レーザビームは、一つのメモリセルにつき一箇所照射される。図中のメモリセル２０１において、上側にレーザビームが照射された場合、レーザビームが照射された領域では配線が除去され、図１（Ｂ）の回路が形成される。一方図中のメモリセル２０１の下側にレーザビームが照射された場合、図１（Ａ）に対応する回路が形成される。なお、図中のメモリセル２０１において、下側の領域はダミー領域となっており、導電膜が存在しない領域となっている。そのため、この部分にレーザビームが照射されたとしてもメモリセルの回路構成には影響が与えられない構成となっている。
【００２７】
このようにレーザ照射位置により、バイナリ情報を区別してメモリセルを作製することができるが、２５６ビットのＲＯＭを作製する場合、レーザビームの照射パターンを２２５６通りのパターンに書き換えられる機能が必要となる。しかし、このようなパターンを一度に形成することは困難であるため、本実施の形態では、２５６個のメモリセルの中で一部を照射ユニットとして考え、ユニットごとにレーザ照射を行う。例えば、メモリセルＵ個（Ｕ＞１）を一つのユニットとして考えると、ユニット内において照射パターンを２Ｕ通りに切り替えることができれば、可能なレーザビームの照射パターンをすべて形成することができる。一例として、メモリセル４個を一つのユニットとして考えた時の、２４通りの具体的な照射パターンについて図３に示す。このような照射パターンをユニットごとに切り替えてレーザ照射することにより、ＲＯＭを構成する全てのメモリセルに対して所望の位置にレーザ照射を行うことができる。なお、一つのＲＯＭ（ＸＢビット）を作製する際に、上記の照射パターンを切り替える回数はＸＢ／Ｕとなる。
【００２８】
次に、図４を用いて具体的なレーザ照射方法を説明する。図４は、本実施の形態におけるレーザ照射装置のブロック図を示したものである。まず、レーザ発振器３０１から射出したレーザビームは、偏向器３０２を通過する。本実施の形態では、偏向器３０２としてＡＯＤ（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃａｌ Ｄｅｆｌｅｃｔｏｒ、音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えば、ガルバノミラーを使用し、レーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。この際の偏向角度θは、下記の式（１）で表される。
【００２９】
【数１】
【００３０】
ここで、λはレーザビームの波長、ｆａは音響波周波数、Ｖａは音響波速度をあらわす。なお、光学媒体はレーザビームの波長や偏向方向、レーザパワーなどに応じて適宜選択する。例えば、可視領域では、光学媒体として、ガリウムリン、二酸化テルル、インジウムリンなどの材質を使用することができる。音響周波数に比例した偏向角度で偏向されたレーザビームはコリメートレンズ３０３に入射する。コリメートレンズ３０３の焦点距離はｆｃとし、ＡＯＤから距離ｆｃ離れた位置にコリメートレンズ３０３を配置する。これによりコリメートレンズ３０３を通過したレーザビームはＡＯＤの偏向角度によらず、すべて光軸と平行方向に進行することになる。なお、ここでコリメートレンズ３０３は、レーザビームの進行方向を制御することで回折光学素子の設計を容易にし、回折効率を上げるために使用しているものである。したがって、露光プロセスに対して十分に許容される回折効率や、ビーム特性が得られる回折光学素子が設計できる場合、コリメートレンズ３０３は使用しなくてもよい。
【００３１】
さらにレーザビームを透過型回折光学素子３０４に入射させる。なお、ここで用いる回折光学素子は、屈折や反射により光をコントロールするのではなく、その面構造の回折現象によりレーザビームの挙動をコントロールするものである。回折光学素子の設計は、ＯＲＡ（Ｏｐｔｉｍａｌ Ｒｏｔａｔｉｏｎ Ａｎｇｌｅ）法などにより、位相分布を最適化することにより行われる。また、波動光学的解析を行うことのできる光学設計ソフトで回折光学素子を自動設計することも可能である。回折光学素子の物理形状としては、２値位相格子、あるいは、多値位相格子または連続位相格子などを適用することができる。透過型回折光学素子３０４はレーザビームを分岐させる機能を持たせて設計する。その分岐パターンは、例えば図３に示したように作製する。図３の（１）から（１６）で示される１６のパターンは、４本のレーザビームの照射位置の組み合わせを表したものである。これらのパターンを形成することのできる１６種類の回折光学素子を作製する。さらに作成した１６種類の回折光学素子を積み重ねて、ＡＯＤで偏向されたレーザビームを、１６種類の回折光学素子のいずれかに入射させるようにする。
【００３２】
また、回折光学素子で分岐させたレーザビームは、すべて、図４中の３０５の領域に集光させるように設計する。なお、本実施の形態において、領域３０５において集光された複数のビームスポットは紙面垂直方向に並んで形成されている。そして、領域３０５を通過したレーザビームは投影レンズ３０６に入射する。投影レンズ３０６は、領域３０５に形成されたビームスポットを照射面に投影するために設置したものである。領域３０５と照射面は、投影レンズ３０６によって互いに共役の関係となっており、領域３０５から投影レンズ３０６までの距離をａ、投影レンズ３０６から照射面までの距離をｂ、投影レンズ３０６の焦点距離をｆとおくと、式（２）の共役方程式が成立している。
【００３３】
【数２】
【００３４】
なお、投影レンズ３０６は、領域３０５に形成されたビームスポットを照射面に転送することにより、ビームスポットの縮小投影などを可能にし、照射面に対してより微細な加工ができるように設置するものである。したがって、領域３０５に所望のビームスポットが形成されている場合、投影レンズ３０６は設置しなくともかまわない。投影レンズ３０６を通過したレーザビームはミラー３０７により、照射面の方向にその進行方向が偏向される。照射面である基板３０８には、半導体膜、導電膜、レジスト層などが積層されており、上記の光学系によりレーザビームが照射される。ここで照射されるレーザビームのパターンは、透過型回折光学素子３０４を構成する個々の回折光学素子のパターンに応じて形成される。基板３０８は吸着ステージ３０９に吸着されており、吸着ステージ３０９は搬送ステージ３１０により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ３１０の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（３）で決定できる。
【００３５】
【数３】
【００３６】
例えば、発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、搬送ステージ３１１で基板をＹ軸方向（図では紙面垂直方向）に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ３１０を動作させながらレーザ照射を行う。
【００３７】
なお、レーザ発振器３０１にパルス発振レーザを用い、パルスごとにＡＯＤの偏向角度を変えてレーザ照射を行う場合、レーザ発振器３０１の発振間隔と、ＡＯＤの偏向周期とは完全に同期させて行う必要がある。また、基板面内に精密に位置決めしてレーザ照射を行うためには、搬送ステージ３１０、または３１１の動作とレーザ発振器３０１およびＡＯＤとを連動して動作させる必要がある。その場合、コンピューター３１２によりこれらの動作を制御するとよい。具体的には、搬送ステージ３１０、３１１には、その位置を確認することのできるエンコーダーが付属しており、コンピューター３１２でエンコーダーからの位置情報を把握する。さらに、所望の位置に搬送ステージ３１０、または３１１が到達した時点で、レーザ発振器３０１に対して動作信号を出力する。レーザ発振器３０１には内部シャッターが備えられており、動作信号を受けた瞬間に、シャッターが開き、レーザ照射が開始される。また、コンピューター３１２は、基板面内のレーザ照射パターンを記憶したメモリから、Ｘ軸方向に並んだ照射ユニットの照射パターンをあらかじめ読み込んでおく。搬送ステージ３１０をＸ軸方向に動作させ、レーザ発振器３０１を発振させたところで、この読み込んだパターン順にＡＯＤの偏向角度を制御する。なお、レーザ発振器３０１とＡＯＤの動作を同期させるためには、レーザ発振器からレーザ発振周期で発生するトリガー信号をモニターし、これに合わせてＡＯＤを動作させるとよい。または、レーザ発振器から射出するレーザビームの一部を光電素子などでモニターし、これによる電気信号に同期させてＡＯＤを動作させる構成としてもよい。なお、ここでは１つのレーザパルスで１つの照射パターンを照射する例について示したが、本発明のレーザ照射装置の構成はこれに限定されない。例えば、感光性が悪い材料にレーザ照射する場合などには、１つのレーザ照射パターンにつき複数のレーザパルスを重ねて照射する構成としてもよい。上記の構成により、感光材料に最適な方法で露光プロセスを行うことが可能になる。
【００３８】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のパターンのレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に本発明のレーザ照射装置を適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに本発明のレーザ照射装置を応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
（実施の形態２）
【００３９】
本実施の形態では、反射型回折光学素子を使用してレーザビームを分割してレーザ照射する装置構成及びレーザ照射方法について説明する。
【００４０】
図５は、本実施の形態のレーザ照射装置のブロック図を示したものである。レーザ発振器４０１から射出したレーザビームは、偏向器４０２を通過する。本実施の形態では、偏向器４０２としてＡＯＤ（音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えば、ガルバノミラーを使用してレーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。ＡＯＤに加えられた音響周波数に比例した偏向角度で偏向されたレーザビームは反射型回折光学素子４０３に入射する。反射型回折光学素子４０３はレーザビームを基板方向に偏向させ、かつ分岐させる機能を持たせて設計する。その分岐パターンは、一度に照射するレーザビームの本数をＵとすると、２Ｕ通り必要となる。そこで、それぞれの分岐パターンに応じた回折光学素子を作製する。さらに、図６（Ａ）に示すように、それぞれの分岐パターンに応じた回折光学素子を積み重ねて反射型回折光学素子４０３を構成する。なお、本発明で使用する反射型回折光学素子４０３の構成はこれに限定されない。例えば、ＡＯＤと反射型回折光学素子４０３の間に設置したガルバノミラーなどでレーザビームの進行方向を２次元的に制御し、図６（Ｂ）で示したように、異なる分岐パターンを有する回折光学素子を格子状に配置したものにレーザビームを入射させる構成としてもよい。ＡＯＤで偏向されたレーザビームは、それぞれのパターンを形成する回折光学素子のいずれかに入射させるようにする。また、反射型回折光学素子４０３で分岐させたレーザビームは、すべて、図中の領域４０４に集光させるように設計する。なお、本実施の形態において、領域４０４において集光された複数のビームスポットは、紙面垂直方向に並んで形成されている。そして、領域４０４を通過したレーザビームは投影レンズ４０５に入射する。投影レンズ４０５は、領域４０４に形成されたビームスポットを照射面に投影するために設置したものである。領域４０４と照射面は互いに共役の関係となっており、領域４０４から投影レンズ４０５までの距離をａ、投影レンズ４０５から照射面までの距離をｂ、投影レンズ４０５の焦点距離をｆとおくと、式（４）の共役方程式が成立している。
【００４１】
【数４】
【００４２】
なお、投影レンズ４０５は、領域４０４に形成されたビームスポットを照射面に転送することにより、ビームスポットの縮小投影などを可能にし、照射面に対してより微細な加工ができるように設置するものである。したがって、領域４０４に所望のビームスポットが形成されている場合、投影レンズ４０５は設置しなくともかまわない。投影レンズ４０５を通過したレーザビームは照射面である基板４０６に照射される。基板４０６には、半導体膜、導電膜、レジスト層などが積層されている。ここで照射されるレーザビームのパターンは、反射型回折光学素子４０３を構成する個々の回折光学素子のパターンに応じて形成される。基板４０６は吸着ステージ４０７に吸着されており、吸着ステージ４０７は搬送ステージ４０８により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ４０８の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（５）で決定できる。
【００４３】
【数５】
【００４４】
例えば発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、搬送ステージ４０９で基板をＹ軸方向（図では紙面垂直方向）に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ４０８を動作させながらレーザ照射を行う。
【００４５】
なお、レーザ発振器４０１にパルス発振レーザを用い、パルスごとにＡＯＤの偏向角度を変えてレーザ照射を行う場合、レーザ発振器４０１の発振間隔と、ＡＯＤの偏向周期とは完全に同期させて行う必要がある。また、基板面内に精密に位置決めしてレーザ照射を行うためには、搬送ステージ４０８、または４０９の動作とレーザ発振器４０１およびＡＯＤとを連動して動作させる必要がある。その場合、コンピューター４１０によりこれらの動作を制御するとよい。具体的には、搬送ステージ４０８、４０９には、その位置を確認することのできるエンコーダーが付属しており、コンピューター４１０でエンコーダーからの位置情報を把握する。さらに、所望の位置に搬送ステージ４０８または４０９が到達した時点で、レーザ発振器４０１に対して動作信号を出力する。レーザ発振器４０１には内部シャッターが備えられており、動作信号を受けた瞬間に、シャッターが開き、レーザ照射が開始される。また、コンピューター４１０は、基板面内のレーザ照射パターンを記憶したメモリから、Ｘ軸方向に並んだ照射ユニットの照射パターンをあらかじめ読み込んでおく。搬送ステージ４０８をＸ軸方向に動作させ、レーザ発振器４０１を発振させたところで、この読み込んだパターン順にＡＯＤの偏向角度を制御する。なお、レーザ発振器４０１とＡＯＤの動作を同期させるためには、レーザ発振器からレーザ発振周期で発生するトリガー信号をモニターし、これに合わせてＡＯＤを動作させるとよい。または、レーザ発振器から射出するレーザビームの一部を光電素子などでモニターし、これによる電気信号に同期させてＡＯＤを動作させる構成としてもよい。なお、ここでは１つのレーザパルスで１つの照射パターンを照射する例について示したが、本発明のレーザ照射装置の構成はこれに限定されない。例えば、感光性が悪い材料にレーザ照射する場合などには、１つのレーザ照射パターンにつき複数のレーザパルスを重ねて照射する構成としてもよい。上記の構成により、感光材料に最適な方法で露光プロセスを行うことが可能になる。
【００４６】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。本発明のレーザ照射装置は複数のパターンのレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
（実施の形態３）
【００４７】
本実施の形態では、様々な照射パターンを形成することのできる光学系を複数配置し、複数の照射点に対して効率的にレーザビームを照射をすることが可能であるレーザ照射装置及びレーザ照射方法について説明する。
【００４８】
図７は、本実施の形態のレーザ照射装置の斜視図を示したものである。図７に示すレーザ照射装置は、素子設置台５１０上に４組の光学系が設置されている。本実施の形態において、１組の光学系はレーザ発振器５０１、偏向器５０２、コリメートレンズ５０３、透過型回折光学素子５０４、ミラー５０５、投影レンズ５０６をそれぞれ１つずつ有している。レーザ発振器５０１から射出したレーザビームは、偏向器を通過する。本実施例では、偏向器５０２としてＡＯＤ（音響光学偏向器）を使用した例について示す。なお、本発明で使用する偏向器はＡＯＤに限定されない。例えばガルバノミラーを使用し、レーザビームの進行方向を制御してもよい。ＡＯＤとは、光学媒体内での音響光学効果によりレーザビームの偏向を行うものである。
【００４９】
次に、ＡＯＤに加えられた音響周波数に比例した偏向角度で偏向されたレーザビームがコリメートレンズ５０３に入射する。コリメートレンズ５０３の焦点距離はｆｃとし、ＡＯＤから距離ｆｃ離れた位置にコリメートレンズ５０３を配置する。これによりコリメートレンズ５０３を通過したレーザビームはＡＯＤの偏向角度によらず、すべて光軸と平行方向に進行することになる。なお、ここでコリメートレンズ５０３は、レーザビームの進行方向を制御することで回折光学素子の設計を容易にし、回折効率を上げるために使用しているものである。したがって、露光プロセスに対して十分に許容される回折効率や、ビーム特性が得られる回折光学素子が設計できる場合、コリメートレンズ５０３は使用しなくてもよい。
【００５０】
さらにレーザビームは透過型回折光学素子５０４に入射する。透過型回折光学素子５０４はレーザビームを分岐させる機能を持たせて設計する。その分岐パターンは、一度に照射するレーザビームの本数をＵとすると、２Ｕ通り必要となる。そこで、それぞれの分岐パターンに応じた回折光学素子を作製する。さらに、図６（Ａ）に示すように、それぞれの分岐パターンに応じた回折光学素子を積み重ねて透過型回折光学素子５０４を構成する。なお、本発明で使用する透過型回折光学素子５０４の構成はこれに限定されない。例えば、ＡＯＤと透過型回折光学素子５０４の間に設置したガルバノミラーなどでレーザビームの進行方向を２次元的に制御し、図６（Ｂ）で示したように、異なる分岐パターンを有する回折光学素子を格子状に配置したものにレーザビームを入射させる構成としてもよい。
【００５１】
ここで、ＡＯＤで偏向されたレーザビームは、それぞれのパターンを形成する回折光学素子のいずれかに入射させるようにする。４台のレーザ発振器５０１から射出された４本のレーザビームはそれぞれ１本ずつ４枚の透過型回折光学素子５０４のいずれかに入射する。そして、それぞれのレーザビームは、透過型回折光学素子５０４を通過することにより複数のレーザビームに分岐される。つまり、複数のレーザ発振器から射出したレーザビームそれぞれは異なる偏向器に入射され、前記偏向器を通過したレーザビームそれぞれは異なる透過型回折光学素子に入射され、前記透過型回折光学素子を通過することで前記レーザビームはそれぞれ複数に分岐されている。
【００５２】
また、透過型回折光学素子５０４によって分岐されたレーザビームは、ミラー５０５により、照射面の方向にその進行方向が偏向される。ミラー５０５により偏向されたレーザビームは投影レンズ５０６を通過する。投影レンズは透過型回折光学素子５０４により形成されたビームスポットを照射面である基板５０７上に縮小投影するために使用するものである。これにより、照射面に対して微細な加工が可能となる。なお、上記の光学素子は、素子設置台５１０に配置されている。図７は同じ素子構成からなる４つの光学系を設置した例について示しているが、光学系の構成についてはこれに限定されない。
【００５３】
図７に示すレーザ照射装置を用いることにより、４台のレーザ発振器から射出された複数のレーザビームを同一基板上に同時にレーザ照射することが可能であり、レーザ照射工程のスループットを向上させることができる。なお、レーザ照射装置内に設置する光学系の数についてはこれに限定されない。光学系を構成する素子サイズや、所望の量産性等を勘案し適宜決定するとよい。
【００５４】
基板５０７には、半導体膜、導電膜、レジスト層などが積層されており、上記の光学系によりレーザビームが照射される。ここで照射されるレーザビームのパターンは、透過型回折光学素子５０４を構成する個々の回折光学素子のパターンに応じて形成される。基板５０７は吸着ステージ５０８に吸着されており、吸着ステージ５０８は搬送ステージ５０９により図中のＸ軸に沿って搬送される。このときの搬送速度は所望のレーザ照射パターンの間隔に応じて適宜決定するとよい。例えば、Ｘ軸方向にＤＸ（μｍ）の間隔でレーザ照射を行いたい場合、パルスレーザのレーザ発振器の発振周波数をＨ（Ｈｚ）とすると、搬送ステージ５０９の搬送速度ＶＸ（ｍ／ｓｅｃ）は下記の式（６）で決定できる。
【００５５】
【数６】
【００５６】
例えば、発振周波数が１ｋＨｚのレーザを用いてＸ軸方向に１００μｍ間隔でレーザ照射を行う場合、搬送速度は１０ｃｍ／ｓｅｃとすればよい。Ｘ軸方向の走査が終わったら、素子設置台５１０を載せた搬送ステージ５１１をＹ軸方向に動作させる。所望の位置までＹ軸方向の動作が終わったら、再びＸ軸方向に搬送ステージ５０９を動作させながらレーザ照射を行う。
【００５７】
上記の方法でレーザ照射を行うことにより、レーザ照射パターンを高速に切り替え、基板上に効率よくレーザ照射することが可能になる。また、同時に基板内の複数の領域を処理できる。本発明のレーザ照射装置は複数のパターンにレーザビームを照射して露光プロセスを行うことができるので、ＲＯＭのように露光するパターンを頻繁に変更する製品の作製工程に適用することで生産性を高めることができる。例えば、ＩＤチップのＲＯＭ作製工程などに応用すれば、複数のパターンを持つＩＤを安価に量産することができる。
【実施例１】
【００５８】
本実施例では、絶縁基板上に不揮発性メモリ回路、変調回路、復調回路、論理回路などに用いる半導体素子を作製する方法について図８を用いて説明する。なお、本実施例では半導体素子としてｎチャネル型の薄膜トランジスタ（以下ＴＦＴと記す）、ｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、本実施例で示す作製方法は一例であって、絶縁基板上での半導体素子の作製方法を限定するものではない。
【００５９】
まず、ガラス基板である絶縁基板３０００上に酸化シリコン膜、窒化シリコン膜などの絶縁膜、または、酸化窒化シリコン膜、窒化酸化シリコン膜などの絶縁膜から成る下地膜３００１、３００２を形成する。例えば、下地膜３００１として酸化窒化シリコン膜を１０〜２００ｎｍ、下地膜３００２として酸化窒化水素化シリコン膜を５０〜２００ｎｍの厚さに順に積層形成する。
【００６０】
次に、下地膜３００２上に、非結晶構造を有する半導体膜を形成し、当該半導体膜をレーザ結晶化法や熱結晶化法によって結晶化し、結晶質半導体膜を形成する。次いで、結晶質半導体膜を加工して島状半導体層３００３、３００４、３００５を形成する。この島状半導体層３００３、３００４、３００５は、２５〜８０ｎｍの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコン・ゲルマニウム（ＳｉＧｅ）合金などで形成するとよい。
【００６１】
次いで、島状半導体層３００３、３００４、３００５を覆うゲート絶縁膜３００６を形成する。ゲート絶縁膜３００６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜８０ｎｍとしてシリコンを含む絶縁材料で形成する。
【００６２】
そして、ゲート絶縁膜３００６上に第１の導電層を形成する。続いて第１の導電層上に、第２の導電層を形成し、積層された第１の導電層と第２の導電層を一括でエッチングして、ＴＦＴのゲート電極３０１１、３０１２、３０１３を形成する。
【００６３】
本実施例では、第１の導電層をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の導電層をＷで１００〜３００ｎｍの厚さに形成する。ただし、導電層の材料は特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。
【００６４】
次に論理回路部で用いるｐチャネル型ＴＦＴにｐ型を付与する元素のドーピングを行い、第１の不純物領域３０１６、３０１７を形成する。続いてメモリ部、論理回路部で用いるｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する元素のドーピングを行い、第２の不純物領域３０１８、３０１９を形成する。その後、サイドウォール３０２０、３０２１を形成して、メモリ部、論理回路部で用いるｎチャネル型ＴＦＴにｎ型を付与する元素のドーピングを行い第３の不純物領域３０２２、３０２３を形成する。これらのドーピング方法はイオンドープ法もしくはイオン注入法で行えばよい。以上までの工程で島状半導体層３００３、３００４、３００５のそれぞれに不純物領域が形成される。
【００６５】
次に、島状半導体層３００３、３００４、３００５のそれぞれに添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。次に、３％以上の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【００６６】
次いで、第１の層間絶縁膜３０２４を酸化窒化シリコン膜で形成する。第１の層間絶縁膜３０２４の膜厚は、ゲート絶縁膜と同程度の１０〜８０ｎｍとする。続いてアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０２５を形成する。または、第２の層間絶縁膜３０２５として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ２やプラズマＣＶＤ法で作製したＳｉＯ２（ＰＣＶＤ‐ＳｉＯ２）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ；塗布珪素酸化膜）等が用いられる。
【００６７】
続いて、第２の層間絶縁膜３０２５上にレジストを設け、ゲート絶縁膜３００６、第１の層間絶縁膜３０２４、第２の層間絶縁膜３０２５にコンタクトホール３０３１、３０３２を作製する（図８）。本実施例において、不揮発性メモリ回路のメモリ部以外の箇所のエッチング工程は第１の露光手段（たとえばミラープロジェクション露光、ステップ・アンド・リピート露光（ステッパー露光）、ステップ・アンド・スキャン露光など）によって行っている。上記の第１の露光手段によって、第２の層間絶縁膜３０２５上に設けたレジストを感光させ、パターンを形成し、そのレジストをマスクとしてエッチングをおこなう（図９）。この工程は、図９（Ａ）に示すように、まず第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう。つぎに不揮発性メモリ回路のメモリ部以外の箇所を前述した第１の露光手段、すなわちミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光などによってレジストを露光して感光させ、パターンを形成している（図９（Ｂ））。このような露光手段は、同じパターンをいくつも露光する際には非常に有効である。
【００６８】
次に、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によってレジストを露光することで、不揮発性メモリ回路のメモリ部のコンタクトホールのパターン、またはメモリ部のコンタクトホールおよびチップの一部のコンタクトホールのパターンを形成する（図９（Ｃ））。図８において、メモリ部のコンタクトホール３０３３は第２の露光手段で形成する。
【００６９】
次に、現像等の処理（図９（Ｄ））をおこなったあと、層間膜のエッチングをおこない、第１の露光手段及び第２の露光手段によってパターンを形成したコンタクトホール３０３１、３０３２、３０３３を形成する（図９（Ｅ））。
【００７０】
そして、メモリ部において島状半導体層のソース領域、ドレイン領域とコンタクトをとる電極３０２６、３０２７を形成する。また、論理回路部においても同様に、電極３０２８、３０２９、３０３０を形成する。
【００７１】
以上の説明において、コンタクトホール形成工程において、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、またはステップ・アンド・スキャン露光）と第２の露光手段（実施の形態１〜３に示したレーザ照射方法を用いた露光方法）とを組み合わせることで、同一基板上に複数のコンタクトホールを形成する工程を述べたが、上記方法はコンタクトホール形成工程に限らず、ソース配線又はドレイン配線の形成工程やドーピング工程などその他の工程で用いてもよい。また、必ずしも第１の露光手段と第２の露光手段とを組み合わせる必要はなく、全ての露光工程において第２の露光手段を用いてもよい。第２の露光手段を用いることで、レーザ照射パターンを高速で切り替えながら、所望の位置に高速にレーザ照射することが可能となり、半導体装置の作製時間を短縮し、かつ精度よく作製することができる。
【００７２】
また、以上においては、第１の露光手段の次に第２の露光手段を用いているが、まず第２の露光手段で、メモリ部を形成し、その後に第１の露光手段で他の回路部分を形成してもよい。
【００７３】
以上のようにして、記憶素子３０３４を有するメモリ部と、ＬＤＤ構造のｎチャネル型ＴＦＴ３０３５およびシングルドレイン構造のｐチャネル型ＴＦＴ３０３６を有する論理回路部と、を同一の基板上に形成することができる（図８参照）。
【００７４】
また、図１０のフロー図に示すように、一度メモリ部以外領域を形成し、その後で不揮発性メモリ回路のメモリ部を形成してもよい。図１０に示す工程は、まず、第２の層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図１０（Ａ））。次に、第１の露光手段（ミラープロジェクション露光、ステップ・アンド・リピート露光、ステップ・アンド・スキャン露光など）でメモリ部以外の領域のパターンを形成するために、レジストの露光をおこなう。（図１０（Ｂ））。次に、第１の露光手段で感光したレジストの現像、ベークなどをおこなう。（図１０（Ｃ））。次に、エッチングを行いメモリ部以外の領域のパターンを形成する（図１０（Ｄ））。次に、再度、層間絶縁膜３０２５上にレジストを塗布し、ベークをおこなう（図１０（Ｅ））。次に、実施の形態１〜３に示した露光装置を用いた第２の露光手段にて、不揮発性メモリ回路のメモリ部のパターンを形成するため、レジストを露光する（図１０（Ｆ））。次に、第２の露光手段で感光したレジストの現像、ベークなどをおこなう（図１０（Ｇ））。最後に、エッチングをおこない不揮発性メモリ回路のメモリ部を形成する（図１０（Ｈ））。このようにして、個々のチップごとに異なるデータの記憶が可能であり、且つ、スループットを落とさずに半導体装置の製造が可能になる。実施の形態１〜３に示したレーザ照射装置は、複雑または複数の照射ポイントを一度に精度良くレーザ照射できるため、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。よって、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例２】
【００７５】
本実施例では、メモリ部および論理回路部を形成し、フレキシブル基板へ転写するまでの作製方法について図１１、図１２を用いて説明する。なお、本実施例では半導体素子として、不揮発性メモリ回路、ｎチャネル型ＴＦＴ、およびｐチャネル型ＴＦＴを例に挙げて示すが、本発明においてメモリ部および論理回路部に含まれる半導体素子はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。
【００７６】
まず、図１１（Ａ）に示すように、絶縁基板３０００上に剥離層４０００を形成する。剥離層４０００は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４０００は、スパッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層４０００として用いる。続いて剥離層４０００上に下地膜３００１を形成し、その後、実施例１に示した作業工程と同様に、記憶素子３０３４を有するメモリ部、ｎチャネル型ＴＦＴ３０３５及びｐチャネル型ＴＦＴ３０３６を有する論理回路部を形成する。
【００７７】
次に、第２の層間絶縁膜３０２５上に第３の層間絶縁膜４００１を形成し、パッド４００２〜４００５を形成する。パッド４００２〜４００５としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、または、金属化合物を、１つまたは複数有する導電材料を用いることができる。
【００７８】
そしてパッド４００２〜４００５を覆うように、第３の層間絶縁膜４００１上に保護層４００６を形成する。保護層４００６は、後に剥離層４０００をエッチングにより除去する際に、パッド４００２〜４００５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系等の樹脂を全面に塗布することで保護層４００６を形成することができる（図１１（Ａ））。
【００７９】
次に、剥離層４０００を分離するための溝４００７を形成する（図１１（Ｂ）参照）。溝４００７は、剥離層４０００が露出する程度であればよい。溝４００７の形成は、エッチング、ダイシング、スクライビングなどの方法を用いることができる。
【００８０】
次に、剥離層４０００をエッチングにより除去する（図１２（Ａ）参照）。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４００７から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行う。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いてもよい。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層４０００が選択的にエッチングされ、絶縁基板３０００を剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでもよい。
【００８１】
次に、剥離されたメモリ部および論理回路部を、接着剤４００８を用いて支持体４００９に貼り合わせる（図１２（Ｂ）参照）。接着剤４００８は、支持体４００９と下地膜３００１とを貼り合わせることができる材料を用いる。接着剤４００８は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【００８２】
支持体４００９として、フレキシブルな紙またはフレキシブルなプラスチックなどの有機材料を用いることができる。または支持体４００９として、フレキシブルな無機材料を用いていてもよい。支持体４００９は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有するのが望ましい。
【００８３】
なおメモリ部および論理回路部の集積回路を絶縁基板３０００から剥離する方法は、本実施例で示したようにシリコンを主成分とする層のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により破壊し、集積回路を基板から剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる。
【００８４】
また対象物の表面が曲面を有しており、それにより該曲面に貼り合わされたＩＤチップの支持体が、錐面、円柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、支持体が曲がっても、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【００８５】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、複数の照射ポイントを一度に精度良くレーザ照射でき、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例３】
【００８６】
次に、マスクＲＯＭを用いた不揮発性メモリ回路の実施例を図１３に示す。図１３に示す不揮発性メモリ回路は、本発明のレーザ照射装置を用いて作製され、ＴＦＴのドレイン端子のコンタクトホールを開口するか否かで、記憶状態を表すものである。
【００８７】
以下、マスクＲＯＭを用いた不揮発性メモリ回路の動作について、図１３を用いて説明する。図１３の不揮発性メモリ回路は説明簡略化のため、４ビットのメモリ回路としているが、本発明の実施は、４ビットに限定されるものではない。図１３に示す不揮発性メモリ回路は列デコーダ７０１、行デコーダ７０２、アンプ７１５、ｎチャネル型ＴＦＴ７０３〜７０６、ビット線（データ線）７０９、７１０、ワード線７０７、７０８、電源線７１３、列スイッチ７１１、７１２、出力配線７１７、負荷抵抗７１４、出力端子７１６、電源１、電源２によって構成されている。負荷抵抗７１４の代わりに定電流源を用いてもよい。
【００８８】
電源１はハイ電位を設定する電位であり、電源２はロウ電位を設定する電位である。ただしＴＦＴ７０３〜７０６をｐチャネル型ＴＦＴとする場合においては、電源１はロウ電位を設定し、電源２はハイ電位を設定する。以下の説明ではＴＦＴ７０３〜７０６はｎチャネル型ＴＦＴとし、電源１は＋３Ｖ、電源２は０Ｖを供給する構成とするが適宜変えてもよい。また、メモリセル７１８〜７２１は、ＴＦＴ７０３〜７０６によって構成される。
【００８９】
以下、読み出しをおこなう場合について説明をおこなう。メモリセル７１８のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブとする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線（データ線）７０９と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているので、電流は電源１、負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９、ＴＦＴ７０３、電源線７１３を介して電源２へ流れる。これによってメモリセル７１８の出力はロウになる。
【００９０】
メモリセル７１９のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０７をアクティブとする。それによってＴＦＴ７０３、７０４はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線（データ線）７１０と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０３がオンしているが、ＴＦＴ７０４のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０に供給されるが、電流が流れないのでメモリセル７１９の出力はハイになる。
【００９１】
メモリセル７２０のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１１をオンさせる。それによってビット線７０９と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０５がオンしているが、ＴＦＴ７０５のドレイン端子はどこにも接続されていないため、電流は流れない。電源１の電位が負荷抵抗７１４、出力配線７１７、列スイッチ７１１、ビット線７０９に供給されるが、電流が流れないのでメモリセル７２０の出力はハイになる。
【００９２】
メモリセル７２１のデータを読み出す場合は、行デコーダ７０２を動作させ、ワード線７０８をアクティブとする。それによってＴＦＴ７０５、７０６はオンとなる。次に、列デコーダ７０１を動作させ、列スイッチ７１２をオンさせる。それによってビット線７１０と、出力配線７１７、負荷抵抗７１４、アンプ７１５が接続される。ＴＦＴ７０６がオンしているので、電流は電源１、負荷抵抗７１４、出力配線７１７、列スイッチ７１２、ビット線７１０、ＴＦＴ７０６、電源線７１３を介して電源２へ流れる。これによってメモリセル７２１の出力はロウになる。このようにして、メモリに記憶されたデータを出力端子７１６に読み出すことができる。
【実施例４】
【００９３】
本実施例では本発明を用いて形成した不揮発性メモリ回路に外付けのアンテナをつけた例について図１４、図１５を用いて説明する。
【００９４】
図１４（Ａ）は不揮発性メモリ回路の周りを一面のアンテナで覆ったものである。基板１０００上にアンテナ１００１を構成し、本発明を用いて形成した不揮発性メモリ回路１００２を接続する。図面では不揮発性メモリ回路１００２の周りをアンテナ１００１で覆う構成になっているが、基板全面をアンテナ１００１で覆い、その上に電極を構成した不揮発性メモリ回路１００２を貼り付けるような構造を取ってもよい。
【００９５】
図１４（Ｂ）は細いアンテナを不揮発性メモリ回路の周りを回るように配置したものである。基板１００３上にアンテナ１００４を構成し、本発明を用いて形成した不揮発性メモリ回路１００５を接続する。なお、アンテナの配線の配置は一例であってこれに限定するものではない。
【００９６】
図１４（Ｃ）は高周波数のアンテナである。基板１００６上にアンテナ１００７を構成し、本発明を用いて形成した不揮発性メモリ回路１００８を接続する。
【００９７】
図１４（Ｄ）は１８０度無指向性（どの方向からでも同じく受信可能）なアンテナである。基板１００９上にアンテナ１０１０を構成し、本発明を用いて形成した不揮発性メモリ回路１０１１を接続する。
【００９８】
図１４（Ｅ）は棒状に長く伸ばしたアンテナである。基板１０１２上にアンテナ１０１３を構成し、本発明を用いて形成した不揮発性メモリ回路１０１４を接続する。
【００９９】
本発明を用いて形成した不揮発性メモリ回路とこれらのアンテナへの接続は公知の方法で行うことができる。例えばアンテナと不揮発性メモリ回路をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した不揮発性メモリ回路の一面を電極にしてアンテナに貼り付けるという方法を取ってもよい。この方式ではＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いて貼り付けることができる。
【０１００】
アンテナに必要な長さは受信に用いる周波数によって適正な長さが異なる。一般には波長の整数分の１の長さにするとよいとされる。例えば周波数が２．４５ＧＨｚの場合は約６０ｍｍ（１／２波長）または、約３０ｍｍ（１／４波長）とすればよい。
【０１０１】
また、本発明の不揮発性メモリ回路上に基板を取りつけ、さらにその上にアンテナを構成してもよい。図１５（Ａ）〜（Ｃ）にその一例として不揮発性メモリ回路上に基板１１００を取りつけ、らせん状のアンテナ１１０１を配置したものの上面図および断面図を示す。図１５（Ｂ）、（Ｃ）は、図１５（Ａ）に示した上面図をそれぞれ鎖線Ａ−Ｂ、鎖線Ｃ−Ｄで切断した断面図を示す。
【０１０２】
なお、本実施例に示した例はごく一例であり、アンテナの形状を限定するものではない。本発明は、あらゆる形状のアンテナについて実施することが可能である。
【実施例５】
【０１０３】
本実施例では、図１６〜１８を参照して、ＴＦＴを含む薄膜集積回路装置の具体的な作製方法について説明する。ここでは、簡単のため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを用いたＣＰＵ（論理回路部）とメモリ部の断面構造を示すことによって、その作製方法について説明する。
【０１０４】
まず、基板６０上に、剥離層６１を形成する（図１６（Ａ））。ここでは、ガラス基板（例えば、コーニング社製１７３７基板）上に、５０ｎｍの膜厚のａ−Ｓｉ膜（非晶質シリコン膜）を減圧ＣＶＤ法により形成した。なお、基板６０としては、ガラス基板の他にも、石英基板、アルミナなど絶縁物質で形成される基板、シリコンウエハ基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。
【０１０５】
また、剥離層６１としては、非晶質シリコンの他に、多結晶シリコン、単結晶シリコン、ＳＡＳ（セミアモルファスシリコン（微結晶シリコン、マイクロクリスタルシリコンともいう。））等、シリコンを主成分とする膜を用いることが望ましいが、これらに限定されるものではない。剥離層６１は、減圧ＣＶＤ法の他にも、プラズマＣＶＤ法、スパッタ法等によって形成してもよい。また、リンなどの不純物をドープした膜を用いてもよい。また、剥離層６１の膜厚は、５０〜６０ｎｍとするのが望ましい。ＳＡＳに関しては、３０〜５０ｎｍとしてもよい。
【０１０６】
次に、剥離層６１上に、保護膜５５（下地膜、下地絶縁膜と呼ぶこともある）を形成する（図１６（Ａ））。ここでは、保護膜５５を剥離層６１側から順に、膜厚１００ｎｍのＳｉＯＮ（窒素を含む酸化珪素）膜、膜厚５０ｎｍのＳｉＮＯ（酸素を含む窒化珪素）膜、膜厚１００ｎｍのＳｉＯＮ膜の３層構造としたが、材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン等の耐熱性樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成してもよい。また、窒化珪素膜（ＳｉＮ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、酸化珪素膜を用いてもよい。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１０７】
ここで、酸化珪素膜は、ＳｉＨ４／Ｏ２、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ４／ＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、ＳｉＯＮ膜又はＳｉＮＯ膜は、代表的には、ＳｉＨ４／Ｎ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１０８】
なお、剥離層６１及び島状半導体膜５７として、ａ−Ｓｉ等の珪素を主成分とする材料を用いる場合には、それらに接する保護膜５５としては、密着性確保の点から、ＳｉＯｘＮｙ（ｘ＞ｙ＞０）を用いてもよい。
【０１０９】
次に、保護膜５５上に、薄膜集積回路装置のＣＰＵ（論理回路部）やメモリ部を構成する薄膜トランジスタ（ＴＦＴ）を形成する。なお、ＴＦＴ以外にも、有機ＴＦＴ、薄膜ダイオード等の薄膜能動素子を形成することもできる。
【０１１０】
ＴＦＴの作製方法として、まず、保護膜５５上に、島状半導体膜５７を形成する（図１６（Ｂ））。島状半導体膜５７は、非晶質半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。
【０１１１】
ここでは、７０ｎｍの膜厚の非晶質珪素膜を形成し、さらにその表面を、ニッケルを含む溶液で処理した。さらに、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を形成した後、レーザ結晶化を行って結晶性を改善した。また、半導体膜の成膜方法としては、プラズマＣＶＤ法、スパッタ法、ＬＰＣＶＤ法などを用いてもよい。半導体膜の結晶化方法としては、レーザ結晶化法、熱結晶化法、他の触媒（Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等）を用いた熱結晶化、あるいはそれらを交互に複数回行ってもよい。
【０１１２】
また、非晶質半導体膜の結晶化処理としては、連続発振のレーザを用いてもよい。結晶化に際し大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい（この場合の結晶化をＣＷＬＣという）。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶又はＧｄＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて、ビームスポットの形状が矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度で、レーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【０１１３】
また、パルス発振のレーザを用いる場合、通常、数十Ｈｚ〜数百Ｈｚの周波数帯を用いるが、それよりも著しく高い１０ＭＨｚ以上の発振周波数を有するパルス発振レーザを用いてもよい（この場合の結晶化をＭＨｚＬＣという）。パルス発振でレーザ光を半導体膜に照射して溶融してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われているため、上記高周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。よって、従来のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１１４】
なお、保護膜５５の一部に耐熱性有機樹脂であるシロキサンを用いた場合には、上記結晶化の際に、半導体膜中から熱が漏れることを防止することができ、効率よく結晶化を行うことができる。
【０１１５】
上記の方法によって結晶性半導体膜を得る。なお、結晶の成長方向は、ソース領域、チャネル形成領域、ドレイン領域方向においてそろっていることが望ましい。また、結晶層の厚さは、２０〜２００ｎｍ（代表的には４０〜１７０ｎｍ、さらに好ましくは、５０〜１５０ｎｍ）となるようにするのがよい。その後、半導体膜上に酸化膜を介して、金属触媒をゲッタリングするための非晶質珪素膜を成膜し、５００〜７５０℃の熱処理によってゲッタリング処理を行う。さらに、ＴＦＴ素子のしきい値電圧を制御するために、結晶性半導体膜に対し、１０１３／ｃｍ２程度のドーズ量のホウ素イオンを注入する。その後、レジストをマスクとしてエッチングを行うことにより、島状半導体膜５７を形成する。
【０１１６】
なお、結晶性半導体膜を形成するにあたっては、ジシラン（Ｓｉ２Ｈ６）とフッ化ゲルマニウム（ＧｅＦ４）を原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成しても良い。ガス流量比は、Ｓｉ２Ｈ６／ＧｅＦ４＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いることができるが、これに限定されるものではない。
【０１１７】
なお、ＴＦＴ内の特にチャネル領域には、１×１０１９〜１×１０２２ｃｍ−３、好ましくは１×１０１９〜５×１０２０ｃｍ−３の水素又はハロゲンが添加されているのがよい。ＳＡＳに関しては、１×１０１９〜２×１０２１ｃｍ−３とするのが望ましい。いずれにしても、ＩＣチップに用いられる単結晶に含まれる水素又はハロゲンの含有量よりも多く含有させておくことが望ましい。これにより、ＴＦＴ部に局部クラックが生じても、水素又はハロゲンによってターミネート（終端）されうる。
【０１１８】
次に、島状半導体膜５７上にゲート絶縁膜５８を形成する（図１６（Ｂ））。ゲート絶縁膜５８はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。
【０１１９】
次に、ゲート電極５６を形成する（図１６（Ｃ））。ここでは、ＳｉとＷ（タングステン）をスパッタ法により積層形成した後に、レジスト６２をマスクとしてエッチングを行うことにより、ゲート電極５６を形成した。勿論、ゲート電極５６の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で、ゲート電極を形成してもよい。
【０１２０】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、ＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる）のパターン形成工程が加わるが、エッチング時におけるマスクの膜減りがレジストを用いたときよりも少ないため、所望の幅のゲート電極を形成することができる。また、レジスト６２を用いずに、液滴吐出法を用いて選択的にゲート電極５６を形成してもよい。
【０１２１】
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極５６とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０１２２】
なお、ゲート電極５６をエッチング形成する際のエッチングガスとしては、ＣＦ４、Ｃｌ２、Ｏ２の混合ガスやＣｌ２ガスを用いたが、これに限定されるものではない。
【０１２３】
次に、ｐチャネル型ＴＦＴ７０、７２となる部分をレジスト６３で覆い、ゲート電極５６をマスクとして、ｎチャネル型ＴＦＴ６９、７１の島状半導体膜中に、ｎ型を付与する不純物元素６４（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程、図１６（Ｄ））。第１のドーピング工程の条件は、ドーズ量：１×１０１３〜６×１０１３／ｃｍ２、加速電圧：５０〜７０ｋＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５８を介してドープがなされ、一対の低濃度不純物領域６５が形成される。なお、第１のドーピング工程は、ｐ型ＴＦＴ領域をレジストで覆わずに、全面に行ってもよい。
【０１２４】
次に、レジスト６３をアッシング等により除去した後、ｎチャネル型ＴＦＴ領域を覆うレジスト６６を新たに形成し、ゲート電極をマスクとして、ｐチャネル型ＴＦＴ７０、７２の島状半導体膜中に、ｐ型を付与する不純物元素６７（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程、図１６（Ｅ））。第２のドーピング工程の条件は、ドーズ量：１×１０１６〜３×１０１６／ｃｍ２、加速電圧：２０〜４０ｋＶとしたが、これに限定されるものではない。この第２のドーピング工程によって、ゲート絶縁膜５８を介して、ｐ型を付与する不純物元素６７がドープされ、一対のｐ型の高濃度不純物領域６８が形成される。
【０１２５】
次に、レジスト６６をアッシング等により除去した後、基板表面に、絶縁膜７５を形成した（図１７（Ａ））。ここでは、膜厚１００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法によって形成した。その後、エッチバック法により、絶縁膜７５、ゲート絶縁膜５８をエッチング除去し、サイドウォール（側壁）７６を自己整合的（セルフアライン）に形成した（図１７（Ｂ））。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いた。
【０１２６】
なお、サイドウォール７６の形成方法は上記に限定されるものではない。例えば、図１８（Ａ）および図１８（Ｂ）に示した方法を用いることができる。図１８（Ａ）は、絶縁膜７５を二層又はそれ以上の積層構造とした例を示している。絶縁膜７５としては、例えば、膜厚１００ｎｍのＳｉＯＮ（酸窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、低温酸化膜）の２層構造とした。ここでは、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、ＬＴＯ膜としては、ＳｉＯ２膜を減圧ＣＶＤ法で形成した。その後、エッチバックを行うことにより、Ｌ字状と円弧状からなるサイドウォール７６が形成される。
【０１２７】
また、図１８（Ｂ）は、エッチバック時に、ゲート絶縁膜５８を残すようにエッチングを行った例を示している。この場合の絶縁膜７５は、単層構造でも積層構造でもよい。
【０１２８】
上記サイドウォールは、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７６の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものであるが、上述したサイドウォールのいずれの形成方法においても、形成したい低濃度不純物領域又はオフセット領域の幅によって、エッチバックの条件を適宜変更すればよい。
【０１２９】
次に、ｐチャネル型ＴＦＴ領域を覆うレジスト７７を新たに形成し、ゲート電極５６及びサイドウォール７６をマスクとして、ｎ型を付与する不純物元素７８（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程、図１７（Ｃ））。第３のドーピング工程の条件は、ドーズ量：１×１０１３〜５×１０１５／ｃｍ２、加速電圧：６０〜１００ｋＶとしたが、これに限定されるものではない。この第３のドーピング工程によって、ｎ型を付与する不純物元素７８のドープがなされ、一対のｎ型の高濃度不純物領域７９が形成される。
【０１３０】
なお、レジスト７７をアッシング等により除去した後、不純物領域の熱活性化を行ってもよい。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性シリコン中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成する。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行ってもよい。この場合、ＳｉＮｘとＳｉＮｘ上に形成されたＳｉＯＮ膜は連続成膜することができる。このように、ＴＦＴ上には、基板側からＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの順に３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、できるだけ形成しておくのが望ましい。
【０１３１】
次に、ＴＦＴ上に、層間膜５３を形成する（図１７（Ｄ））。層間膜５３としては、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂を用いることができる。形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、層間膜５３として、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、層間膜５３を形成してもよい。
【０１３２】
さらに、層間膜５３上に、保護膜５４を形成してもよい。保護膜５４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン等の耐熱性有機樹脂を用いてもよい。
【０１３３】
なお、層間膜５３又は保護膜５４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、これらの膜の膜剥がれや割れが生じるのを防ぐために、層間膜５３又は保護膜５４中にフィラーを混入させておいてもよい。
【０１３４】
次に、層間膜５３上に、レジストを形成した後、エッチングによりコンタクトホールを形成し、ＴＦＴ同士を接続する配線５１及び外部アンテナと接続するための接続配線２１を形成する（図１７（Ｄ））。上記の工程において、メモリ部７４におけるコンタクトホールは、実施の形態１〜３に示したレーザ照射装置を用いた第２の露光手段によって、形成する。また、コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。また、配線５１と接続配線２１は同一材料を用いて同時に形成してもよいし、別々に形成してもよい。ここでは、ＴＦＴと接続される配線５１は、Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮの順に形成した５層構造とし、スパッタ法によって形成した後、エッチングして形成する。
【０１３５】
なお、Ａｌ層において、Ｓｉを混入させることにより、配線形成時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させてもよい。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層を挟むことにより、耐ヒロック性がさらに向上する。なお、配線形成時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極５６に用いられる材料を採用してもよい。
【０１３６】
なお、本実施例では、ＣＰＵ７３、メモリ部７４等を構成するＴＦＴ領域とアンテナと接続する端子部８０のみを同一基板上に形成する場合について示したが、ＴＦＴ領域とアンテナとを同一基板上に形成する場合にも、本実施例を適用できる。この場合には、層間膜５３又は保護膜５４上にアンテナを形成し、さらに、別の保護膜で覆うとよい。アンテナの導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ若しくはＴｉ、又はそれらを含む合金を用いることができるが、これらに限定されるものではない。また、配線とアンテナで材料が異なっていてもよい。なお、配線及びアンテナは、展性、延性に富む金属材料を有するように形成し、更に好ましくは膜厚を厚くして変形による応力に耐えるようにするのが望ましい。
【０１３７】
また、アンテナの形成方法としては、スパッタ法によって全面成膜した後、レジストマスクを用いてエッチングして形成してもよいし、液滴吐出法によってノズルを用いて選択的に形成してもよい。なお、ここでいう液滴吐出法には、インクジェット法のみならず、オフセット印刷法やスクリーン印刷等も含まれる。配線とアンテナは、同時に形成してもよいし、一方を先に形成した後に、他方が乗り上げるように形成してもよい。
【０１３８】
以上の工程を経て、ＴＦＴからなる薄膜集積回路装置が完成する。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。なお、ＴＦＴのような薄膜能動素子部（アクティブエレメント）の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料、配線材料が主として設けられているが、該領域は、薄膜集積回路装置全体の５０％以上、好ましくは７０〜９５％を占めていることが望ましい。これにより、ＩＤチップを曲げやすくし、ＩＤラベル等の完成品の取り扱いが容易となる。この場合、ＴＦＴ部を含むアクティブエレメントの島状半導体膜（アイランド）は、薄膜集積回路装置全体の１〜３０％、好ましくは、５〜１５％を占めているのがよい。
【０１３９】
また、図１７（Ｄ）に示すように、薄膜集積回路装置におけるＴＦＴの半導体層から下部の保護膜までの距離（ｔｕｎｄｅｒ）と、半導体層から上部の層間膜（保護膜が形成されている場合には該保護膜）までの距離（ｔｏｖｅｒ）が、等しく又はほぼ等しくなるように、上下の保護膜又は層間膜の厚さを調整するのが望ましい。このようにして、半導体層を薄膜集積回路装置の中央に配置することで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。
【０１４０】
本実施例において、メモリ部は、実施の形態１〜３に示したレーザ照射装置を用いて作製している。よって、複数の照射ポイントを一度に精度良くレーザ照射でき、ＲＯＭの作製工程のように複数の照射ポイントに対してレーザ照射を必要とする装置の作製工程において効率よくレーザ照射を行うことができる。そのため、ＩＤチップのＲＯＭ作製などの量産性を容易に向上させることが可能となる。
【実施例６】
【０１４１】
本発明を利用して作製した記憶素子を、ＩＣカード、ＩＣタグ、ＲＦＩＤ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類に用いることができる。本実施例では、ＩＣカード、ＩＤタグおよびＩＤチップなどの例について図１９を用いて説明する。
【０１４２】
図１９（Ａ）はＩＣカードであり、個人の識別用のほかに内蔵されたメモリ回路が書き換え可能であることを利用して現金を使わずに代金の決済が可能なクレジットカード、あるいは電子マネーといったような使い方もできる。ＩＣカード１６００の中に本発明を用いた不揮発性メモリ回路１６０１を組み込んでいる。
【０１４３】
図１９（Ｂ）はＩＤタグであり、個人の識別用のほかに、小型化可能であることから特定の場所での入場管理などに用いることができる。ＩＤタグ１６１０の中に本発明を用いた不揮発性メモリ回路１６１１を組み込んでいる。
【０１４４】
図１９（Ｃ）はスーパーマーケットなどの小売店で商品を扱う際の商品管理を行うためのＩＤチップ１６２２を商品１６２０に貼付した例である。本発明はＩＤチップ１６２２内のメモリ回路に適用される。このようにＩＤチップ１６２２を商品１６２０に貼付することにより、在庫管理が容易になるだけではなく、万引きなどの被害を防ぐことも可能である。図面ではＩＤチップ１６２２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６２１を用いているが、ＩＤチップ１６２２を接着剤によって直接商品１６２０に貼付するような構造を取っていてもよい。また、商品１６２０に貼付する構造上、ＩＤチップ１６２２は、実施例２で挙げたフレキシブル基板を用いて作製すると好ましい。
【０１４５】
図１９（Ｄ）は商品製造時に識別用のＩＤチップを組み込んだ例である。図面では例としてディスプレイの筐体１６３０にＩＤチップ１６３１を組み込まれている。本発明はＩＤチップ１６３１内のメモリ回路に適用される。このような構造を取ることにより製造メーカーにおいて、商品の識別、または商品の流通管理などを容易に行うことができる。なお、図面ではディスプレイの筐体を例として取り上げているが、本発明はこれに限定されることはなく、さまざまな電子機器、物品に対して適用することが可能である。
【０１４６】
図１９（Ｅ）は物品搬送用の荷札である。図面では荷札１６４０内にＩＤチップ１６４１が組み込まれている。本発明はＩＤチップ１６４１内のメモリ回路に適用される。このような構造を取ることにより搬送先の選別や商品の流通管理などを容易に行うことができる。なお、図面では、紐で物品に荷札をくくりつけるような構造を取っているが、本発明はこれに限定されることはなく、シール材のようなものを用いて物品に直接荷札を貼付するような構造を取ってもよい。
【０１４７】
図１９（Ｆ）は本１６５０にＩＤチップ１６５２が組み込まれたものである。本発明はＩＤチップ１６５２内のメモリ回路に適用される。このような構造を取ることにより書店における流通管理や図書館などでの貸し出し処理などを容易に行うことができる。なお、図面ではＩＤチップ１６５２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６５１を用いているが、ＩＤチップ１６５２を接着剤によって直接本１６５０に貼付するような構造を取る、または本１６５０の表紙にＩＤチップ１６５２を埋め込む構造を取っていてもよい。
【０１４８】
図１９（Ｇ）は紙幣１６６０にＩＤチップ１６６１が組み込まれたものである。本発明はＩＤチップ１６６１内のメモリ回路に適用される。このような構造を取ることにより偽札の流通を阻止することが容易に行える。なお、紙幣の性質上ＩＤチップ１６６１が剥がれ落ちるのを防ぐために紙幣１６６０に埋め込むような構造を取るとより好ましい。本発明は紙幣に限らず、有価証券、パスポートなど紙を材質にしたものに適用可能である。
【０１４９】
図１９（Ｈ）は靴１６７０にＩＤチップ１６７２が組み込まれたものである。本発明はＩＤチップ１６７２内のメモリ回路に適用される。このような構造を取ることにより製造メーカーにおいて商品の識別、または商品の流通管理などを容易に行うことができる。図面ではＩＤチップ１６７２が剥がれ落ちてしまうことを防ぐために接着を兼ねた保護膜１６７１を用いているが、ＩＤチップ１６７２を接着剤によって直接商品に貼付するような構造を取る、または靴１６７０にＩＤチップ１６７２を埋め込む構造を取っていてもよい。本発明は靴に限らず、バッグ、衣類など身に付けるものに適用可能である。
【０１５０】
次にセキュリティ確保のため、例えば、盗難防止又は偽造防止を目的として、多様な物品へＩＤチップを実装する場合を説明する。
【０１５１】
盗難防止を目的としてＩＤチップを使用する例として、バッグにＩＤチップを実装する場合を説明する。本発明はＩＤチップ２２０２内のメモリ回路に適用される。図２０に示すように、バッグ２２０１にＩＤチップ２２０２を実装する。例えば、バッグ２２０１の底又は側面の一部等にＩＤチップ２２０２を実装することができる。ＩＤチップ２２０２は非常に薄型で小さいため、バッグ２２０１のデザイン性を低下させずに実装することができる。加えてＩＤチップ２２０２は透光性を有するため、ＩＤチップ２２０２が実装されているか否かの判断が困難である。そのため、盗難者によってＩＤチップ２２０２が取り外される可能性が低い。
【０１５２】
このようなＩＤチップ２２０２を実装したバッグ２２０１が盗難された場合、例えばＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）を用いてバッグ２２０１の現在位置に関する情報を得ることができる。なおＧＰＳとは、ＧＰＳ用の衛星から送られる信号をとらえてその時間差を求め、これをもとに測位するシステムである。
【０１５３】
また盗難された場合以外に、バッグ２２０１を忘れた場合や落とした場合などにも、ＧＰＳを用いて現在位置に関する情報を得ることができる。
【０１５４】
またバッグ２２０１以外にも、自動車、自転車等の乗物、時計やアクセサリーにＩＤチップを実装することができる。
【０１５５】
次に偽造防止を目的としてＩＤチップを使用する例として、パスポートや免許証等にＩＤチップを実装する場合を説明する。
【０１５６】
図２１（Ａ）に、ＩＤチップを実装したパスポート２３０１を示す。図２１（Ａ）ではＩＤチップ２３０２がパスポート２３０１の表紙に実装されているが、その他のページに実装してもよい。また、ＩＤチップ２３０２は透光性を有するため表面に実装してもよい。またＩＤチップ２３０２を表紙等の材料で挟み込むようにし、表紙の内部に実装することも可能である。
【０１５７】
図２１（Ｂ）には、ＩＤチップを実装した免許証２３０３を示す。図２１（Ｂ）では、ＩＤチップ２３０４が免許証２３０３の内部に実装されている。またＩＤチップ２３０４は透光性を有するため、免許証２３０３の印刷面上に設けても構わない。例えば、ＩＤチップ２３０４を免許証２３０３の印字面上に実装し、その上下に熱硬化性を有する樹脂膜及び樹脂フィルムを１組ずつ配置して挟み込み、熱でフィルムを圧着することによって、ＩＤチップ２３０４を実装した免許証２３０３を覆うことができる。またＩＤチップ２３０４を免許証２３０３の材料で挟み込むようにし、内部に実装することも可能である。
【０１５８】
以上のような物品にＩＤチップを実装することにより、偽造を防止することができる。加えて非常に薄型で小さいＩＤチップを用いるため、パスポートや免許証等のデザイン性を損ねることがない。さらにＩＤチップは透光性を有するため、表面に実装しても構わない。
【０１５９】
またＩＤチップを実装することにより、パスポートや免許証等の管理を簡便に行うことができる。さらにパスポートや免許証等に直接情報を記入することなく、ＩＤチップに保存することができるため、プライバシーを守ることができる。
【０１６０】
次に、安全管理を行うため、食料品等の商品へＩＤチップを実装する場合を図２２を用いて説明する。
【０１６１】
図２２は、ＩＤチップ２４０３を実装したラベル２４０２と、当該ラベル２４０２が貼られた肉のパック２４０１を示す。ＩＤチップ２４０３はラベル２４０２の表面に実装していてもよいし、ラベル２４０２内部に実装してもよい。また野菜等の生鮮食品の場合、生鮮食品を覆うラップにＩＤチップを実装してもよい。
【０１６２】
ＩＤチップ２４０３には、商品の生産地、生産者、加工年月日、賞味期限等の商品に関する基本事項を記録することができる。このような基本事項は、書き換える必要がないためＭＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。更には商品を用いた調理例等の応用事項をＩＤチップ２４０３に記録することができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１６３】
また食料品の安全管理を行うためには、加工前の動植物の状態を知り得ることが重要である。そのため、動植物内にＩＤチップを埋め込み、リーダ装置によって動植物に関する情報を取得するとよい。動植物に関する情報とは、飼育地、飼料、飼育者、伝染病の感染の有無等である。
【０１６４】
またＩＤチップに、商品の値段が記録されていれば、従来のバーコードを用いる方式よりも、簡便、短時間に商品の精算を行うことが可能となる。すなわち、ＩＤチップが実装された複数の商品を一挙に精算することができる。但し、このように複数のＩＤチップを一度に読み取る場合、アンチコリジョン機能をリーダ装置に搭載する必要がある。
【０１６５】
さらにＩＤチップの通信距離によっては、レジスターと商品との距離が遠くても、商品の精算を可能とすることができる。またＩＤチップは万引きの防止を目的とした利用も可能である。
【０１６６】
さらにＩＤチップは、バーコード、磁気テープ等のその他の情報媒体と併用することもできる。例えば、ＩＤチップには書き換え不要な基本事項を記録し、バーコードには更新すべき情報、例えば値引き価格や特価情報を記録するとよい。バーコードはＩＤチップと異なり、情報の修正を簡便に行うことができるからである。
【０１６７】
このようにＩＤチップを商品に実装することにより、消費者へ提供できる情報を増大させることができる。
【０１６８】
次に図２３を用いて、物流管理を行うため、ビール瓶等の商品へＩＤチップを実装する場合を説明する。例えば、図２３（Ａ）に示すように、ラベル２５０１を用いてビール瓶にＩＤチップ２５０２を実装することができる。
【０１６９】
ＩＤチップ２５０２には、ビールの製造日、製造場所、使用材料等の基本事項を記録する。このような基本事項は、書き換える必要がないためマスクＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。加えてＩＤチップには、各ビール瓶の配送先、配送日時等の個別事項を記録する。例えば、図２３（Ｂ）に示すように、各ビール瓶２５０３がベルトコンベア２５０６により流れ、ライタ装置２５０５を通過するときに、ラベル２５０４に内蔵されたＩＤチップ２５０７に各配送先、配送日時を記録することができる。このような個別事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。
【０１７０】
また配達先から購入された商品情報がネットワークを通じて物流管理センターへ送信されると、この商品情報に基づき、ライタ装置又は当該ライタ装置を制御するパーソナルコンピュータ等が配送先や配送日時を算出し、ＩＤチップへ記録するようなシステムを構築するとよい。
【０１７１】
また一般的に、ビール瓶等の配達はケース毎に行われるため、ケース毎、又は複数のケース毎にＩＤチップを実装し、個別事項を記録することもできる。
【０１７２】
このような複数の配達先が記録されうる飲料品は、ＩＤチップを実装することにより、手作業で行う入力にかかる時間を削減でき、それに起因した入力ミスを低減することができる。加えて物流管理の分野において最もコストのかかる人件費用を削減することができる。従って、ＩＤチップを実装したことにより、ミスの少ない、低コストな物流管理を行うことができる。
【０１７３】
さらに配達先において、ビールに合う食料品や、ビールを使った料理法等の応用事項を記録してもよい。その結果、食料品等の宣伝を兼ねることができ、消費者の購買意欲を高めることができる。このような応用事項は、ＥＥＰＲＯＭ等の書き換え及び消去可能なメモリを用いて記録するとよい。このようにＩＤチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる。
【０１７４】
製造管理を行うため、ＩＤチップを実装した製造品と、当該ＩＤチップの情報に基づき制御される製造装置（製造ロボット）について説明する。
【０１７５】
オリジナル商品を生産する場合、生産ラインでは商品にＩＤチップを実装し、ＩＤチップに記録されたオリジナル情報に基づくように商品を生産することができる。例えば、ドアの塗装色を自由に選択する自動車の生産ラインにおいては、自動車の一部にＩＤチップを実装し、当該ＩＤチップからの情報に基づき、塗装装置を制御することができる。
【０１７６】
上記のように、自動車の一部にＩＤチップを実装する結果、事前に生産ラインに投入される自動車の順序や同色を有する数を調整する必要がない。強いては、自動車の順序や数に合わせるように塗装装置を制御するプログラムを設定しなくてすむ。すなわち製造装置は、自動車に実装されたＩＤチップの情報に基づき、個別に動作することができる。
【０１７７】
このようにＩＤチップは様々な場所で使用することができる。そしてＩＤチップに記録された情報により、製造に関する固有情報を得ることができ、当該情報に基づき製造装置を制御することができる。
【０１７８】
次に、本発明に係るＩＤチップを用いたＩＣカードを、電子マネーとして利用する形態について説明する。図２４に、ＩＣカード２６０１を用いて、決済をおこなっている様子を示す。ＩＣカード２６０１は、本発明に係るＩＤチップ２６０２を有している。ＩＣカード２６０１の利用の際には、レジスター２６０３、リーダ／ライタ２６０４を用いる。ＩＤチップ２６０２には、ＩＣカード２６０１に入金されている金額の情報が保持されており、リーダ／ライタ２６０４は該金額の情報を非接触で読み取り、レジスター２６０３に送信することができる。レジスター２６０３では、ＩＣカード２６０１に入金されている金額が、決済する金額以上であることを確認し、決済を行なう。そしてリーダ／ライタ２６０４に決済後の残額の情報を送信する。リーダ／ライタ２６０４は残額の情報を、ＩＣカード２６０１のＩＤチップ２６０２に書き込むことができる。
【０１７９】
なおリーダ／ライタ２６０４に、暗証番号などを入力することができるキー２６０５を付加し、第三者によってＩＣカード２６０１を用いた決済が無断で行なわれるのを制限できるようにしてもよい。
【０１８０】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１８１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品の個体認識用のチップとして適用することが可能である。
【産業上の利用可能性】
【０１８２】
本発明は、複数のレーザビームを被照射体に同時に照射して任意のパターンを描画できるレーザ照射装置及びレーザ照射方法である。この発明は、上記したようにＲＯＭの製作工程で用いることができるのみでなく、半導体プロセスにおける露光工程に適用することができる。また、レーザビームを被照射体に照射して所望の処理をする（例えば、文字の刻印など）ものに適用することができる。
【図面の簡単な説明】
【０１８３】
【図１】メモリセルの回路構成を示す図
【図２】レーザ照射パターンを示す図
【図３】レーザ照射パターンを示す図
【図４】レーザ照射装置の構成を示す図
【図５】レーザ照射装置の構成を示す図
【図６】回折光学素子による分岐パターンを示す図
【図７】レーザ照射装置の構成を示す図
【図８】半導体装置の断面を示す図
【図９】半導体装置の製造方法のフローを示す図
【図１０】半導体装置の製造方法のフローを示す図
【図１１】半導体装置の製造工程を示す図
【図１２】半導体装置の製造工程を示す図
【図１３】不揮発性メモリ回路の構成を示す図
【図１４】アンテナの実施例を示す図
【図１５】アンテナの実施例を示す図
【図１６】半導体装置の製造工程を示す図
【図１７】半導体装置の製造工程を示す図
【図１８】半導体装置の製造工程を示す図
【図１９】本発明により作製した半導体装置の応用例を示す図。
【図２０】本発明により作製した半導体装置を用いたバッグを示す図。
【図２１】本発明により作製した半導体装置を用いた証明書を示す図。
【図２２】本発明により作製した半導体装置を用いた食料品管理を示す図。
【図２３】本発明により作製した半導体装置を用いた物流管理を示す図。
【図２４】本発明により作製した半導体装置を用いたＩＣカード決済を示す図。
【符号の説明】
【０１８４】
３０１ レーザ発振器
３０２ 偏向器
３０３ コリメートレンズ
３０４ 透過型回折光学素子
３０５ 領域
３０６ 投影レンズ
３０７ ミラー
３０８ 基板
３０９ 吸着ステージ
３１０ 搬送ステージ
３１１ 搬送ステージ
３１２ コンピューター
【特許請求の範囲】
【請求項１】
基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、
前記複数の島状半導体層上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜を介して前記複数の島状半導体層上に、それぞれゲート電極を形成し、
前記ゲート電極上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上にレジストを設け、
前記レジストに、偏向器及び回折光学素子を通過して複数に分岐したレーザビームを照射し、
前記レーザビームが照射された前記レジストを現像し、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を、前記レジストをマスクとしてエッチングし、選択的にコンタクトホールを形成することを特徴とする記憶素子の作製方法。
【請求項２】
基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、
前記複数の島状半導体層上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜を介して前記複数の島状半導体層上に、それぞれゲート電極を形成し、
前記ゲート電極上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上にレジストを設け、
前記レジストに、それぞれ異なる偏向器及び回折光学素子を通過して、それぞれ複数に分岐した複数のレーザビームを照射し、
前記レーザビームが照射された前記レジストを現像し、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を、前記レジストをマスクとして選択的にエッチングし、選択的にコンタクトホールを形成することを特徴とする記憶素子の作製方法。
【請求項３】
レーザビームを射出するレーザ発振器と、
前記レーザ発振器から射出されたレーザビームの偏向を行う偏向器と、
前記偏向器を通過したレーザビームを複数のレーザビームに分岐する回折光学素子と、
前記回折光学素子を通過し、複数に分岐されたレーザビームが照射される被照射体を載置する搬送ステージと、を有することを特徴とするレーザ照射装置。
【請求項４】
レーザビームを射出する複数のレーザ発振器と、
前記複数のレーザ発振器から射出されたそれぞれのレーザビームを偏向する複数の偏向器と、
前記複数の偏向器を通過したレーザビームそれぞれを、複数のレーザビームに分岐する回折光学素子と、
前記回折光学素子を通過し複数に分岐されたレーザビームが照射される被照射体を載置する搬送ステージと、を有することを特徴とするレーザ照射装置。
【請求項５】
請求項３又は請求項４において、
前記偏向器は、音響光学偏向器又はガルバノミラーであることを特徴とするレーザ照射装置。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射装置。
【請求項７】
レーザ発振器から射出したレーザビームを偏向器に入射し、
前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、
前記複数に分岐されたレーザビームを搬送ステージに載置された被照射体に照射することを特徴とするレーザ照射方法。
【請求項８】
複数のレーザ発振器から射出したレーザビームそれぞれを異なる複数の偏向器に入射し、
前記偏向器を通過した複数のレーザビームそれぞれを異なる複数の回折光学素子に入射し、前記回折光学素子を通過して１本の前記レーザビームを複数に分岐させ、
前記複数に分岐されたレーザビームを搬送ステージに載置された被照射体に照射することを特徴とするレーザ照射方法。
【請求項９】
請求項７又は請求項８において、
前記複数に分岐されたレーザビームは投影レンズを通過した後、前記被照射体に照射されることを特徴とするレーザ照射方法。
【請求項１０】
レーザ発振器から射出したレーザビームを偏向器に入射し、
前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐させ、
前記複数に分岐されたレーザビームを絶縁膜上のレジストに照射することを特徴とするレーザ照射方法。
【請求項１１】
請求項１０において、
前記複数に分岐されたレーザビームは投影レンズを通過した後、前記レジストに照射されることを特徴とするレーザ照射方法。
【請求項１２】
請求項７乃至請求項１１のいずれか一項において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射方法。
【請求項１】
基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、
前記複数の島状半導体層上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜を介して前記複数の島状半導体層上に、それぞれゲート電極を形成し、
前記ゲート電極上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上にレジストを設け、
前記レジストに、偏向器及び回折光学素子を通過して複数に分岐したレーザビームを照射し、
前記レーザビームが照射された前記レジストを現像し、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を、前記レジストをマスクとしてエッチングし、選択的にコンタクトホールを形成することを特徴とする記憶素子の作製方法。
【請求項２】
基板上にソース電極又はドレイン電極を有する複数の島状半導体層を形成し、
前記複数の島状半導体層上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜を介して前記複数の島状半導体層上に、それぞれゲート電極を形成し、
前記ゲート電極上に第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜上にレジストを設け、
前記レジストに、それぞれ異なる偏向器及び回折光学素子を通過して、それぞれ複数に分岐した複数のレーザビームを照射し、
前記レーザビームが照射された前記レジストを現像し、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を、前記レジストをマスクとして選択的にエッチングし、選択的にコンタクトホールを形成することを特徴とする記憶素子の作製方法。
【請求項３】
レーザビームを射出するレーザ発振器と、
前記レーザ発振器から射出されたレーザビームの偏向を行う偏向器と、
前記偏向器を通過したレーザビームを複数のレーザビームに分岐する回折光学素子と、
前記回折光学素子を通過し、複数に分岐されたレーザビームが照射される被照射体を載置する搬送ステージと、を有することを特徴とするレーザ照射装置。
【請求項４】
レーザビームを射出する複数のレーザ発振器と、
前記複数のレーザ発振器から射出されたそれぞれのレーザビームを偏向する複数の偏向器と、
前記複数の偏向器を通過したレーザビームそれぞれを、複数のレーザビームに分岐する回折光学素子と、
前記回折光学素子を通過し複数に分岐されたレーザビームが照射される被照射体を載置する搬送ステージと、を有することを特徴とするレーザ照射装置。
【請求項５】
請求項３又は請求項４において、
前記偏向器は、音響光学偏向器又はガルバノミラーであることを特徴とするレーザ照射装置。
【請求項６】
請求項３乃至請求項５のいずれか一項において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射装置。
【請求項７】
レーザ発振器から射出したレーザビームを偏向器に入射し、
前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐し、
前記複数に分岐されたレーザビームを搬送ステージに載置された被照射体に照射することを特徴とするレーザ照射方法。
【請求項８】
複数のレーザ発振器から射出したレーザビームそれぞれを異なる複数の偏向器に入射し、
前記偏向器を通過した複数のレーザビームそれぞれを異なる複数の回折光学素子に入射し、前記回折光学素子を通過して１本の前記レーザビームを複数に分岐させ、
前記複数に分岐されたレーザビームを搬送ステージに載置された被照射体に照射することを特徴とするレーザ照射方法。
【請求項９】
請求項７又は請求項８において、
前記複数に分岐されたレーザビームは投影レンズを通過した後、前記被照射体に照射されることを特徴とするレーザ照射方法。
【請求項１０】
レーザ発振器から射出したレーザビームを偏向器に入射し、
前記偏向器を通過したレーザビームを回折光学素子に入射して複数に分岐させ、
前記複数に分岐されたレーザビームを絶縁膜上のレジストに照射することを特徴とするレーザ照射方法。
【請求項１１】
請求項１０において、
前記複数に分岐されたレーザビームは投影レンズを通過した後、前記レジストに照射されることを特徴とするレーザ照射方法。
【請求項１２】
請求項７乃至請求項１１のいずれか一項において、
前記回折光学素子は透過型回折光学素子又は反射型回折光学素子であることを特徴とするレーザ照射方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２００７−２３５１１７（Ｐ２００７−２３５１１７Ａ）
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願番号】特願２００７−２２６０７（Ｐ２００７−２２６０７）
【出願日】平成１９年２月１日（２００７．２．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１９年９月１３日（２００７．９．１３）
【国際特許分類】
【出願日】平成１９年２月１日（２００７．２．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]